电子技术的发展日新月异,芯片功能不断被增强,系统设计也早已从当初简单的电路板设计演变成多芯片片上系统(SoC)架构的设计。随之而来的是对测试端口提出越来越严格的要求,致使传统的测试端口标准已不能满足当前的任务需求。IEEE1149.7标准(C-JTAG)的出现正致力于解决所面临的这些难题。IEEE1149.7标准作为一种全新的测试与调试接口标准,它在完全兼容IEEE1149.1标准的同时,支持星型扫描拓扑结构,支持多TAPC系统结构,并减少了调试测试所需的管脚数,进而提高了管脚利用效率。　　本文在深入研究IEEE1149.7标准的基础上,探讨设计了符合IEEE1149.7标准的 C-JTAG软核结构。根据自上而下及先整体后模块的设计原则,本文将所设计的软核划分为若干功能模块,分别为:TAP.7命令模块、电源管理模块、测试性复位模块、功能性复位模块、4线星型扫描技术模块、2线星型扫描技术模块和非扫描数据传输模块。各功能模块首先独立完全各自功能,再进一步协调各模块之间的工作,实现软核预期设计目标。该软核设计符合IEEE1149.7标准,并支持对符合IEEE1149.1标准的旧器件的升级,支持新标准的大部分特性,能够一定程度上满足当前芯片发展对测试接口标准的需求。　　本文设计的软核采用Verilog HDL语言编写,之后,通过QuartusⅡ设计软件进行扫描测试和仿真验证。验证结果符合各功能模块预期设计目标。