弹性分组环媒体接入控制专用集成电路设计及其应用

来源 :电子器件 | 被引量 : 0次 | 上传用户:lideqiang163com
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
弹性分组环(Resilient Packet Ring: RPR)是一种新的城域网技术。它的媒体接入控制(Media Access Control:MAC)协议正在制定之中,目前还只发布了草案,该技术的研究是一个热点。本文提出了一种RPR MAC专用集成电(Application Specific Integrated Circuit:ASIC)设计方案,还提出了基于IXP1200网络处理器的RPR MAC客户实体的一种实现方式。在此基础上构建了RPR实验网络,并讨论了在该实验网络上的分组传输方式。
其他文献
Viterbi算法是卷积码的最优译码算法.设计并实现了一种高速(3,1,7)Viterbi译码器,该译码器由分支度量单元(BMU)、加比选单元(ACSU)、幸存路径存储单元(SMU)、控制单元(CU)组
介绍了基于超宽带(UWB)通信系统的(2,1,6)卷积码和Viterbi译码基本原理,设计了串行Viterbi译码器及各个子模块实现电路,采用Altera公司的Apex20ke系列FPGA来综合实现。完成了Viterbi
随着计算机技术及网络技术的飞速发展,企业规模的不断扩大,以及企业内外环境因素的变化,要求企业信息系统不仅仅是用来代替传统的手工作业,关键在于获得营销工作所需的信息,在于加
基于单电子晶体管(SET)的I-V特性和CMOS数字电路的设计思想,提出了一种由28个互补型SET构成的全加器电路结构.该全加器优点为:简化了"P-SET"逻辑块;通过选取一组参数使输入和
全状态伪随机序列发生器(ASPRG)是在FSR的基础上,通过修改其反馈函数而得到,其最大的优点就是利用了移位寄存器的全部状态,序列最大长度为2^n。本文首先推导得到4位和8位ASPRG的反
给出了一个适用于万兆以太网IEEE802.3ae 10GBASE-X的高线性度全集成单片环形压控振荡器电路.该压控振荡器采用TSMC 0.18 μm CMOS混合信号工艺设计制造,由四级差分延时单元