非扫描主动成像的盖革模式APD面阵激光雷达具有成像速度快、探测距离远、探测灵敏度高等特点,适用于实时性要求较高的小型化目标探测系统。由于此激光雷达获取的原始距离像信噪比较低,因此需经过多帧累积算法的计算,生成信噪比较高的距离像和强度像,为后续目标识别等任务提供更有效的探测信息。而为保证探测系统的实时性,有必要设计专用硬件电路实现对此多帧累积算法的加速计算。本文设计了一种数据通过率和接口带宽利用率较高的电路方案,实现了对多帧累积生成距离像和强度像算法的硬件加速。此电路方案按功能划分为数据路径部分和数据流调度部分。其中数据路径部分提出一种全流水的电路架构,解决了传统架构的设计难点,实现了低延时和高数据通过率的直方图统计等任务,该架构同时具有灵活的可配置性和稳定的软硬件交互能力;数据流调度部分有三点,首先,通过对激光雷达原始距离像数据位宽的拼接与解析,提高了用于数据传输的LVDS接口的带宽利用率。之后,解析后的原始距离像数据,在面积优化的读写策略和层次化状态机的控制下,实现了对连续帧低存储资源消耗的读写缓存操作,并为数据路径部分提供了稳定的数据流。其中在备选的片外DDR缓存方案中,针对当前应用场景,提出了一种优化的DDR内存管理方法,可进一步提高电路的数据通过率。最后,经数据路径计算生成的单帧距离像和强度像,通过封装逻辑打包成统一格式的数据包,借助EMIFA总线,传送到DSP做后续的处理。本文将距离像强度像生成电路的方案实施在FPGA上进行了实例验证。通过与DSP协同配合,在激光雷达探测器为1Kfps帧频、64*64像元阵列大小、12bit灰度级的运行状态下,实现了距离像和强度像的实时生成与监控,满足了基于FPGA+DSP的嵌入式激光雷达预处理系统对此部分算法的延时要求,在同等算法条件下,相比DSP的纯软件计算,有17.2倍的加速比。与此同时,电路在有限的资源占用下,有较高的数据通过率、灵活可配置的电路工作模式和高效稳定的软硬件协同交互能力。