论文部分内容阅读
在ASIC电路设计中,经常会需要一些低成本低密度的非易失性存储器件,但是工艺的复杂性阻碍了传统的非易失性存储器件嵌入到CMOS电路中,这是由于传统的非易失性存储器需要多层多晶硅,不同的栅氧化层厚度,以及需要调整不同的掺杂浓度等等,都增加了工艺的复杂性和成本。这里提出的结构解决了这个问题,它利用标准CMOS晶体管来实现非易失性存储器,这样就不需要额外的掩膜或工艺步骤。这样在成本和工艺复杂性等方面使该器件具有很大的优势,而且在一些需要一些小容量的非易失性存储器的嵌入式应用中,将会很有市场。 这里提出了一个基于标准CMOS工艺的单层多晶硅的非易失性存储器。它由相邻放置的NMOS管和PMOS管组成,它们有一个被绝缘隔离的普通的多晶硅栅,它被用来作为“浮栅”。而PMOS管中在栅下面的P+扩散区用来作为控制栅。 电荷从浮栅中移入移出有很多种方法,而无论是擦除还是编程,它们都是使电荷穿过一层绝缘的材料。文中首先介绍了两种主要的电荷注入机制,热电子注入机制和FN穿隧机制,而热电子注入电流经常用“幸运电子”模型来分析和仿真。一般用热电子注入来对器件进行写入操作,FN电子穿隧来对器件进行擦除操作。 器件用TDEVICE和TPROCESS进行了仿真。TPROCESS模拟的标准CMOS工艺来建立一个所提出的三维的器件模型,TDEVICE被用来仿真该器件的一些特性。从仿真结果中可以看出,该器件在特定的编程电压和擦写电压下,可以对其进行编程和擦除的操作。本课题所做的工作主要都是在模型的建立与仿真上,这是本课题的重点也是难点。 接着又比较了两种阵列结构并提出了它们的电路图。基于设计上的考虑,选择了NOR这种阵列结构,而且提出了一个4×4的NOR的版图结构,并分析了阵列中的扰动机制。 最后提出了整个非易失性存储器的总体框图,并介绍和仿真了非易失性存储器中两个比较重要的外围电路。Dickson电压泵被用来产生高压,而且电路为了减小体效应的影响进行了改进。灵敏放大器从触发器性灵敏放大器改进而来,后者一般用于DRAM中。