METASTABILITY相关论文
Study on Melting and Recrystallization of Poly(butylene succinate) Lamellar Crystals via Step Heatin
为探究吕家坨井田地质构造格局,根据钻孔勘探资料,采用分形理论和趋势面分析方法,研究了井田7......
Martensite domain formation, evolution and annihilation are widely observed in stress-induced phase transformation of su......
The phase behaviors and structures of a triphenylene-derived discotic liquid crystal (LC) hexa-n-octoxyl-triphenylene (C......
T The main objective of this article is to establish a new mechanism of ENSO, as a self-organizing and selfexcitation sy......
本文从USB2．0控制器设计中的异步时序设计问题出发，分析了异步时钟域信号传递对ASIC设计所带来的亚稳态影响，采用异步FIFO来解决USB2．0......
为了应对现代SOC复杂的时钟结构给跨时钟域信号处理带来的隐患，分析了跨时钟域信号产生的亚稳态现象的根本原因和常用的跨时钟域信......
通用异步串行接口(Universal Asvnchronous Receiver Transmitter,UART)在通信、控制等领域得到了广泛应用.根据UART接口特点和应......
相较纯粹的单一时钟的同步电路设计,设计人员更多遇到的是多时钟域的异步电路设计。因此,异步电路设计在数字电路设计中的重要性不......
在ASIC设计中，不同的模块往往工作在不同的频率下，在一个芯片上采用单时钟设计基本上是不可能实现的。多时钟域的设计是SOC设计中的......
分析了多时钟域数据传递设计中亚稳态的产生以及对整个电路性能和功能的影响，以一款异步并行通信接口芯片的设计为例，详细描述了采用......
异步FIFO用来存储、缓冲在两个异步时钟之间的数据传输．由于异步FIFO一般采用的是Gray码设计，这就要求所设计的FIFO深度是必须是2^n-......
通过分析异步FIFO的基本结构和工作原理，以降低亚稳态的出现频率、充分利用异步FIFO的内存资源为主要目的，提出一种在FPGA内部实现的......
随着可编程逻辑器件（PLD）的功能日益强大，工作频率不断提高。由于片上多时钟域系统的集成，使得异步信号数量增加。由此带来了所谓的亚......
报道了亚微米以及微米尺寸的Co微粒在高温冷却以及应力作用下亚稳结构的稳定性及其结构转变特性。采用扫描电镜，X射线衍射以及振动......
通过分析同步FIFO数据余量的检：驯方法，提出了一种异步FIFO数据余量的检测方法，并分析了所涉及到的亚稳态问题和边界问题。最后用Veri......
提出了一种基于CAN总线的数据接收控制方式。该系统巧妙地使用了内部缓存RAM和握手的方法，以减小单片机和FPGA通信出现亚稳态造成影......
针对数字集成电路多时钟域通信过程中多时钟域之间的亚稳态现象，分析了几种同步器在集成电路异步设计中的应用．采用基于格雷码技术和......
该设计为了实现低功耗异步FIFO存储器设计,采用格雷码指针解决设计中的亚稳态问题,并采用门控时钟技术降低功耗,利用VerilogHDL硬......
随着VLSI设计的发展,设计师时常需要面临不同时钟域之间信号传输和异步复位/置位等情况,在这类情况下,电路就有可能出现亚稳态.为......
为了解决数字系统中多个时钟不协调的问题，采用可编程逻辑器件为平台设计了一款异步先进先出的数据缓存器，通过使用格雷码编码方式使......
在交通流NaSch 模型的基础上,考虑了当车辆速度大于车间距时,司机对前车的敏感驾驶随机减速行为,其概率与最大速度驾驶及延迟加速......
FIFO经常应用于从一个时钟域传输数据到另一个异步时钟域。为解决异步FIFO设计过程中空满标志判断难以及FPGA亚稳态的问题，提出一种......
全并行模数转换器（FlashA／D转换器）结构简单，转换速度快，但电路规模较大，精度受到限制。FlashA／D转换器具有“亚稳态”，“火花码”等非理想......
用电化学方法和表面分析技术对铝青铜的脱成份腐蚀行为进行研究.结果表明,铝青铜系合金中亚稳态的β相与α相基体相比,具有明显的......
An improved one-dimensional CA (Cellular Automaton) traffic model was proposed to describe the highway traffic under the......
复位是 FPGA 设计中一个基本而又重要的问题，如果处理不当，不仅可能导致亚稳态的问题，而且会降低设计的资源利用率。分析了不同的复位......
复位设计是现场可编程门阵列（FPGA）设计中的一个关键步骤,设计不当可能会影响整个电路的性能,为了提升复位的稳定性和可靠性,本文从......
在大规模集成电路设计中,一个系统包含了很多不相关的时钟信号,当其目标域时钟与源域时钟不同时,如何在这些不同域之间传递数据成......
现代 SoC 设计不可避免会遇到跨时钟域的问题，分析了五种常用典型跨时钟域同步电路和各常用典型同步电路的协议，针对跨时钟域电路难......
