论文部分内容阅读
本文设计了一种基于3.3V0.18um CMOS工艺的锁相环频率综合器电路,该电路的压控振荡器部分采用LC型压控振荡器,保证了高谐振频率与低相位噪声。锁相环频率综合器输出频率在0.9GHz-9.2GHz之间,相位噪声为-95d B,锁定时间为6.1μs,适用于时钟频率在1.2GHz-9GHz之间的应用场合。