伴随着世界更加数字化、信息化,人们开始渴望通信系统领域的相关技术应用可以更加智能化。近年来,一大批深度学习研究学者将目光逐渐深入到军事雷达通信和卫星导航等领域,不断地有基于深度学习的信号调制识别、载波信号检测等算法被提出。然而,深度学习算法复杂,运算起来通常比较耗时。在对相关技术的实际应用中,人们还是希望可以在小巧易携带且节能环保的嵌入式设备上实施操作,并希望能够在低功耗的嵌入式设备上,更快地实现对深度学习算法的推理运算。本文以嵌入式设备为实验平台,以信号识别深度网络算法为加速对象,研究深度学习神经网络在嵌入式设备上的加速优化方法。本文对基于深度学习的通信信号识别网络的网络结构和网络中所包含的各种网络层的原理和结构进行了简要说明。本文还对信号识别深度网络的层间并行进行可行性讨论,以确定并行方针,随后对网络中各网络层所包含的并行性进行分析。为后续在嵌入式设备上的网络并行加速工作提供了理论支持。本文首先以NVIDIA Jetson TX2这款嵌入式GPU（Graphics Processing Unit,图形处理器）作为加速实验平台,在研究了这款设备基于CUDA的并行加速实现方式之后,深入学习了CUDA对NVIDIA GPU的优化加速方法。然后在TX2上进行了一系列对信号识别神经网络中卷积层的异构加速优化实验,最后在一维的工作空间并设置工作组为256后取得了最优的加速效果为75.719ms,是多核处理器的2.1倍运算速度,然后在TX2上对信号识别神经网络的所有网络层进行异构并行加速推理,经过并行加速后,整个网络的耗时为78.166ms,运算速度是多核处理器的2.65倍。本文还在DE5-NET这款嵌入式FPGA（Field-Programmable Gate Array,现场可编程门阵列）设备上进行了信号识别神经网络的并行加速优化实验,使用Open CL这个通用异构并行框架来完成并行任务。同样,先在DE5-NET上通过使用不同的优化方法来对卷积运算进行并行加速优化实验,实验得出使用二维的工作空间并进行十流水线复制的优化措施可以取得最佳的运算耗时45.882ms,是多核处理器的3.5倍运算速度,并将整个信号识别网络的所有层都放在DE5-NET上做并行加速,整个网络的耗时为60.001ms,运算速度是多核处理器的3.45倍。