数字集成电路的物理设计是集成电路设计的物理实施过程,也称为后端设计,是整个系统芯片设计中必不可少的一个环节,它不仅关系到整个设计的功能正确与否,而且对电路的性能、面积和功耗有很大的影响,因此具有非常重要的作用。物理设计的主要任务是布局和布线,其实施过程十分依赖于EDA工具。论文使用各种EDA工具实现了14位1GHz DDS芯片数字模块的物理设计。论文基于Cadence Encounter工具,完成了14位1GHz DDS芯片数字模块设计的布局布线,包括设计导入、布图规划、电源网络规划、标准单元布局、时钟树综合、布线和功耗分析；基于Mentor Calibre工具,对自动布局布线工具生成的版图进行了物理验证,主要包括设计规则检查和电路规则检查；最后采用Synopsys PrimeTime工具完成了时序分析,保证了设计的性能。论文基于SMIC0.18μm1P6M标准CMOS工艺库,采用4个DDS核并行转串行的方式实现了14位1GHz DDS。数字模块的有效面积为1750μm×1300μm,时钟频率可达1GHz,总的功耗为488.7mW。