随着复杂的半导体技术的快速发展,电路集成度不断提高,芯片内晶体管的数目日益增多。在超大规模集成电路(VLSI)设计中,一片芯片上能够集成多达十几亿甚至几十亿个晶体管,因此集成电路的设计也越来越困难。物理设计是与产品直接相关的一个设计过程,在VLSI设计中有着重要的作用,分为电路划分、布图规划、布局及布线等阶段。物理设计的好坏,直接影响着设计周期长短,成本高低以及质量高低。本文首先介绍了电路划分的数学模型以及KL算法、FM算法、hMetis算法,布图规划/布局的数学模型以及模拟退火算法和遗传算法,布线的数学模型以及串行布线和拆线重布算法,然后介绍了约束的表示方法以及方向约束、边界约束和邻接约束的定义。本文是对约束的传播方法进行研究,提出VLSI物理设计中约束的传播性研究。首先通过MD5算法将数字签名转化为电路约束。然后将得到的约束通过约束嵌入算法添加到电路文件中,分析约束在不同阶段对线长的影响。其次使用约束提取算法对布线后的电路文件进行约束提取,并与原始约束进行比较,分析约束能够在物理设计过程中传播的概率。最后对电路进行优化,并对优化后的电路的线长和约束的改变率进行分析。通过约束对VLSI物理设计中布局阶段和布线阶段的影响,研究约束的传播过程。实验结果表明,在布局阶段和布线阶段,嵌入约束后电路的半周长(HPWL)和线长(WL)都增加,并且对于大部分电路而言,嵌入约束个数多的电路的HPWL和WL都较长。不同的约束对HPWL和WL影响也不相同,其中,边界约束对WL有着非常大的影响。对嵌入约束的电路进行优化后,电路的HPWL和WL有一定程度上的减少,但是线长的减少是以牺牲约束为代价的。在优化前,约束能够在布局布线中传播的概率为100%,而优化后,概率降为50%。