随着集成电路工艺水平不断提高，芯片的集成度也日益增长，设计复杂度随着电路复杂度的增长也在提高。因此现在半导体技术中测试变得越来越重要。而且在高层次设计中就应该考虑测试。最近的工作表明了在高级综合阶段就考虑可测性的必要性。由于高层的行为描述可以用各种结构去实现，因此改进电路的可测性也就有大量的余地。在过去的25年中，高级测试综合一直是一个研究热点。目前高级测试综合研究主要集中于满足面积、时延以及功耗约束。本文在多项式符号代数(PSA)模型的基础上开展测试综合工作。多项式符号代数是近年来一个较为成熟的IC计算模型。在已有的工作中，有研究将这个计算模型应用到分支电路的表示、高级综合、形式验证等领域之中。本文尝试将多项式符号代数模型应用到芯片测试综合方面，用符号多项式代数来表示可测结构，运用多项式符号代数的表示和运算来研究可测性综合方法。本文给出一种基于PSA的高级测试综合方法。首先进行基于PSA的电路高层描述，然后通过可测性插入技术得到电路的可测结构表示；通过可测性分析，提出一种基于PSA的集成的调度和分配方法：在此过程中还探讨了基于PSA的资源共享来达到减少硬件消耗的技术；直至获得最终的电路网表。本算法可以减少测试时间和硬件消耗，而且也提高了故障的覆盖率。实验结果表明本方法的有效性。