随着硬件计算能力的不断提升以及算法模型的快速更新迭代,人工智能技术在实际生活中拥有广泛的应用。以深度卷积神经网络（Convolutional Neural Network,CNN）为代表的数学模型在语义分割、语义识别、目标检测等计算机视觉领域有着极佳的性能表现。卷积神经网络是一种计算密集型高效算法,目前主要采用通用处理器CPU或GPU完成算法的反向训练和前向推理过程。但是,面对实际应用场景对于硬件的算力和能效比具有极高的要求,算力较低的CPU和功耗极大的GPU不能够充分挖掘算法中的并行计算部分,不适用于边缘计算场景。本文针对此类不足,采用Verilog HDL语言实现了一种具有极高计算并行度的目标检测卷积神经网络硬件加速器,并通过通用验证方法学UVM（Universal Verification Methodology）对其进行功能测试,保证设计功能的完备性。首先,本文以常规的CNN为代表,介绍了此类网络在计算时所需完成的卷及计算、图像填充操作、池化操作、非线性激活函数操作的功能原理和数学模型实现方式。基于卷积神经网络的基本理论算子,着重介绍一阶段和二阶段目标检测主流算法,采用YOLOv3-Tiny作为本次课题主要完成的目标。此外,文章还对UVM中的关键思想进行了简要描述,阐述在对设计模块进行验证测试时所需采取的方法和手段。随后,针对卷积操作的计算方式进行了并行度讨论分析,结合硬件实现方式的难易程度从4个不同的维度探讨计算加速的可行性,考虑采用卷积核内部以及输出通道并行计算的加速方案完成系统架构的设计,同时说明设计中采用的数据格式和数据精度。根据系统架构划分功能模块,分别阐述滑动窗口模块、卷积运算模块、累加模块、池化模块和激活函数模块的功能特点以及实现细节,并使用Verilog HDL完成模块设计。在完成硬件设计后,采用具有可重用性的UVM验证组件搭建模块级验证平台,分别对所设计的功能模块进行验证测试,记录设计过程中产生的错误和遗漏部分,并对其进行修正,使之与设计初衷相吻合。在此基础上,根据模块级验证平台扩展和搭建系统级验证平台,利用平台的高度自动化实现了神经网络算法在硬件平台上的映射,统计分析不同网络层计算结果与软件结果的误差,对硬件加速器的可行性进行确认。此外,将YOLOv3-Tiny映射至该硬件加速器,当时钟频率为200MHz时,加速器每秒可完成14张尺寸大小为416×416×3的图片的目标检测。经过模块级和系统级验证,最终确认所设计的硬件加速器能够正确有效地提升算法计算效率。