MRAM作为新型的非易失性存储器,不仅有着掉电不丢失数据的特性,在功耗、容量、寿命和读写速度等方面的性能也不逊色于主流存储器。越来越多的厂商开始生产制造MRAM磁存储器,由于集成电路的集成度不断提高,ASIC的设计复杂度越来越大,设计出现的错误的情况也越来越多,任何一个小错误都可能使得芯片报废,因此设计流程中,验证占了大部分的时间,验证成为了IC设计过程中至关重要的一步。在众多的验证方法中,基于UVM验证方法学的约束随机验证方法,得到了三大EDA公司的大力支持,被业界广泛应用,是当前最流行的验证方法。本论文验证的对象是教研室设计的MRAM阵列控制器。该DUT的设计规范根据JEDEC的LPDDR协议制定,大体和LPDDR DRAM类似。项目面临流片的压力,传统的验证方法在验证完备性、可靠性和效率等方面完全比不过UVM验证方法学,因此基于UVM方法对该MRAM阵列控制器进行充分的验证,是非常有必要的。本文对于UVM验证技术的介绍,从组成UVM库的System Verilog语言讲起,到简单的验证平台架构,一直深入到UVM的架构,然后又讲述了UVM中的各种机制,其中包括控制平台运行的phase和objection机制,激励和平台分离的sequence机制,组件之间通信的机制,还补充介绍了寄存器模型和覆盖率的概念。本论文接着介绍了MRAM阵列控制器的结构和端口,在深入研究了MRAM阵列控制器的工作原理和功能之后制定了相应的验证计划。并且在验证计划的指导下,一步一步完成了验证平台各个组件的设计与实现,平台的主要部分是commandagent和dataagent,分别对不同的端口进行驱动和采样,还有计分板和覆盖率收集模块负责数据的自动比对和覆盖率的收集。最后从简单的测试用例开始,逐渐构建阵列控制器不同操作组合的测试用例,并且补充直接测试用例,对该DUT进行测试,从仿真波形和仿真器打印报告入手分析功能正确性,从覆盖率入手分析功能点的覆盖程度,最终得出DUT符合设计规范且功能点被完整覆盖的结论。