随着公路交通的发展,道路拥堵成为当今社会所面临的主要问题。智能交通ITS(Intelligent Transport System)成为解决道路拥堵的主要方案。其中,电子不停车收费系统ETC(Electronic Toll Collection)成为ITS中,解决道路拥堵一种重要的方法。专用短程通信DSRC(Dedicated Short Range Communication)基带电路是ETC芯片中重要的组成部分。DSRC连接着MCU和射频单元,主要是实现对解码之后数据的处理工作。基带电路主要包括发送和接收电路,编解码电路以及唤醒电路四个模块。国家在2007年制定了相应的关于电子收费专用短程通信的国家标准,目的是规范国内相关产业的发展,国家标准的发布在推动ETC系统的普及起到了很大的作用。近些年来,随着国家高速的发展,以往的国家标准已经不太适应快速发展的交通建设。因此,新一代ETC系统芯片即将被应用于交通道路发展过程中。本文首先对国家标准进行详细的分析和阐述,然后通过分析通信协议中相关的数据链路层信息,分析帧结构的封装方式以及固定有效信息帧的具体地信息位。在满足实际的芯片设计功能要求的情况下,提出在本次设计中,主要是以降低基带电路功耗为主要设计指标。降低功耗的过程中分别从系统层到电路层面,对整个芯片中功耗的问题进行优化。在DSRC通信协议电路中,唤醒电路是从系统层面对ETC系统芯片进行功耗优化,唤醒电路处于工作状态时,ETC系统中其他电路均处于关断或者睡眠状态,接收到唤醒使能信号之后,MCU反馈相应的使能信号,从而使发送链路和接收链路才能够正常工作。在电路层面,不同电路模块的特点,采用门控时钟的方法,对DSRC通信协议标准中的主要电路模块进行功耗优化。最后和当前主流市场中所运用的实际芯片进行对比,本文所设计的ETC芯片在功耗方面有15%的降低,在芯片面积方面有10%的节省。整个芯片DSRC通信协议基带电路设计主要采用“自顶向下”的设计方法,将各个模块进行合理的划分。使用Verilog电路语言来实现基带电路的设计工作。对于FM0编解码模块,采用tsmc的0.18um工艺schematic原理图进行电路搭建设计工作。然后进行电路的功能验证工作,最后采用tsmc的0.18um工艺进行DSRC基带电路后端版图设计工作。