论文部分内容阅读
近几年,基于振荡环的物理不可克隆函数(Ring Oscillator PUF,RO PUF)被应用于密钥生成等安全领域,其由工艺偏差确定的内在物理特征使得其在相同的激励下产生不同的响应位,提高了系统的安全性。同时,基于振荡环的物理不可克隆函数,电路结构简单,熵值易于计算,容易在FPGA平台和ASIC平台上实现。但其功耗较大,可靠性易受环境因素(温度)和老化影响。本文分别从电路级别和架构级别出发提出了衬底电压和应力动态调整的ABRO和低功耗高频率差的RO PUF架构,能够在较低的功耗下有效地降低温度和老化对可靠性的影响。衬底电压和应力动态调整的ABRO主要是通过衬底偏置效应动态调整振荡环中反相器的阈值电压来抵消温度所引起的漏电流变化,同时应力动态调整单元通过使不工作的振荡环进入睡眠状态以及降低有效电源电压来降低老化对可靠性的影响。低功耗高频率差的RO PUF架构主要是通过电源电压控制模块,根据初始响应位将低频的振荡环电源电压降低,使得低频振荡环的频率曲线下移,增加了振荡环之间的频率差,以及使用邻近检测电路剔除频率差较小的激励响应对。从而降低频率曲线发生交叉的可能性,提高可靠性。本文基于SMIC 40nm的工艺,在Cadence Virtuoso环境下搭建基于本文方案的RO PUF、ARO PUF、BCO PUF、CS RO PUF和两种FTL RO PUF六种RO PUF电路并进行仿真。使用蒙特卡洛仿真模拟芯片间的工艺偏差收集响应位,使用Matlab处理后获得六种RO PUF的唯一性和温度可靠性。在仿真老化对可靠性的影响时,先使用Relxpert仿真器提取受老化影响后的网表,再对带有和未带有老化影响参数的网表进行蒙特卡洛仿真,最后使用Matlab程序计算老化可靠性。实验表明,集成衬底电压和应力动态调整的ABRO阵列以及低功耗高频率差的RO PUF架构的RO PUF达到99.8%的温度可靠性和99.37%的老化可靠性。最后本文在SMIC 40nm 1P7TM工艺下,对集成了全定制ABRO阵列和半定制测试电路的顶层设计进行物理实现,并进行后仿得到了每生成一个响应位所消耗的功耗为34.98μW,相对CMOS RO PUF降低了87.24%。