非挥发性铁电存储器(FRAM),由于其低工作电压、低功耗、快的读写速度、重复读弓次数多、保存信息长、抗辐照等优点,被认为是未来最有希望的存储器件之一.该论文针对FRAM的发展趋势和应用需求,在ERAM电路的设计和优化方面开展相关的研究工作,所取得的研究结果主要有:1)以零开关时间瞬态模型为基础,设计了一个能用于电路模拟的FRAM存储单元宏模型.该模型电路结构简单,参数易于提取,能较为精确地描述铁电材料的电滞回线在各种情况下的性能变化特征,如疲劳、印迹和弛豫,以及电滞回线与温度、频率的关系,并可应用于HSPICE中;2)优化设计了一个适用于FRAM的灵敏放大器,与DRAM相比,这个灵敏放大器的逻辑阈值低于V<,DD>/2,分析模拟电路不对称造成的失配电压并确定了灵敏放大器的灵敏度;3)提出一种改进时序,通过对灵敏放大器的PMOS控制管过冲,实现提高读写速度的目的.HSPICE模拟显示,其速度可提升12﹪;4)提出了一种改进的电路结构,通过添加几个简单的单元使得位线上的读出信号不随位线寄生电容变化,摆脱了灵敏度和存储单元电容对位线电容的限制,电路工作更加可靠.5)设计并通过实际流片制备了一个规模为4Kb、外围电路结构与FRAM十分相似的DRAM.在目前还无法制备FRAM电路的情形下,试图通过测试DRAM相应模块功能的方法,间接验证所设计的FRAM外围电路包括地址缓冲器电路、地址译码器电路、数据输入输出电路等的正确性和可靠性.