21世纪以来,物联网以及大数据,云计算不断发展为嵌入式存储器尤其是SRAM的变革带来动力。移动终端的高稳定性,低功耗的需求促使着人们对更低工作电压环境下SRAM技术的研究。但低电压下最小尺寸的SRAM存储单元的读写能力迅速下降,先进工艺下的工艺波动带来的影响越来越大,常用的传统6管（Transistor,T）存储单元结构越来越不适应先进工艺下的稳定性需求。因此,论文从常用的6管存储单元结构出发,基于22nm工艺标准进行了低电压下SRAM存储单元设计研究与实现,最后进行后仿验证。在主要工作内容方面,本文首先分析了常用的传统6T存储单元基本工作原理与低电压环境下工作的局限性,并给出6T存储单元性能评估的主要指标与测量方法。其次总结了SRAM存储单元优化方法,其中在存储单元电路结构方面,切断电源结构以及切断反相器反馈环路的结构可提升存储单元的写能力,添加额外的字线控制信号方法有助于半选单元数据稳定性的提升,读写分离的电路结构提升了存储单元读取时数据保持的能力。在读写辅助电路方面,读辅助电路字线增强方法增强了传输管的驱动能力,提升了读速度,写辅助电路负位线电压方法能够提升存储单元的写入能力,有助于降低单元最小工作电压。最后分析了12T存储单元的读写机制与电路结构优缺点,相比于传统6T,12T的电路结构的读写抗噪声能力较强,半选单元的数据保持能力较高,其尺寸也免于读写约束限制方便设计,为提升12T存储单元存储密度以及提高写入能力,分别提出了双端读的电路结构13T与切断反馈环路的14T存储单元电路结构。论文基于22nm工艺完成了SRAM存储单元的仿真与验证。首先使用Hspice软件完成了传统6T存储单元后仿工作,分析了外围管搭建与Foundry定制的6T存储单元的性能,功耗,面积关系,6T存储单元在版图面积减小至0.59倍后,泄漏电流增大至2.06倍,读,写操作延迟分别降低至0.83倍,0.71倍。其次使用Laker软件完成了22nm工艺下6T、New9T、12T存储单元电路的版图实现与布局优化,并完成后仿工作。使用Solido软件进行工艺波动6sigma（σ）下的快速蒙特卡洛仿真,12T存储单元的最小工作电压为0.4V,比6T存储单元提升了50%,稳定性方面,0.9V电源电压下RSNM,WM分别为传统6T的3.2倍,1.78倍,读操作延迟是传统6T的0.625倍,写操作延迟为传统6T的15倍,静态功耗为传统6T的1.01倍。综上,12T存储单元可以很好地工作在低压环境下。