卷积神经网络作为深度学习中的热门算法之一,在许多计算机视觉应用中取得了巨大的成功,如图像识别,语音识别。近年来,随着卷积神经网络识别精度的不断提升,它的计算复杂性也在大幅增加。由于CPU已经很难满足现代CNN对高并行度计算的需求,各种基于GPU、FPGA、ASIC的卷积神经网络加速器都陆续得以实现。在这些加速器中,FPGA凭借它强大的可重构能力和低能耗成为了加速器设计中备受欢迎的研究平台。之前基于FPGA的卷积神经网络加速器主要是使用传统的卷积算法。然而,传统的卷积算法的高算术复杂度限制了加速器的性能,并且显着增加了设计的难度。已有工作证明,将Winograd算法应用于卷积神经网络中,可以有效地降低计算复杂度。虽然已有工作实现了基于Winograd算法的加速器,但他们的工作缺少不同规模Winograd算法实现的加速器的性能对比。在本文中,我们首先提出一种适用于卷积层和完全连接层的加速器体系结构。其次,我们使用高级综合工具来实现了我们的设计。最后,我们评估了基于两个不同规模Winograd算法实现的加速器在资源利用率,性能和效率方面的表现。在VUS440平台上,我们测试了VGG16模型,达到了943 GOPS的平均性能。随着卷积神经网络的规模不断增大,单片上有限的存储和计算资源将限制加速器的计算性能,再加上卷积神经网络不同层对访存带宽和片上计算资源的不同需求,单片FPGA加速整个卷积神经网络的效率也难以提升。在本文,我们提出了基于多FPGA的卷积神经网络并行加速方案,并探索卷积神经网络映射到多FPGA的最优方案。最后我们搭建了一个多FPGA系统,以VGG16为例,对比了CPU和GPU,并在延时和能量效率上远高于它们。