摘要：信道编码一直以来就是通信届研究的一个热点,自从LDPC码问世以来,一直成为人们研究的热点,LDPC码具有灵活的校验矩阵构造、良好的纠错性能而且译码复杂度低、译码吞吐率高的特点。随着无线局域网技术,超大光纤容量的发展,在信道上为了使信息能够更准确的传输,对信道编码技术要求很高。如今LDPC码被IEEE802.11n标准采纳为信道编码的一种方案,并且在未来的第四代OFDM通信系统中得到广泛应用。本文正是在IEEE802.11n的标准下,以FPGA为开发平台采用准循环的编码结构来设计编译码器。准循环QC-LDPC码具有良好的纠错性能以及便于用硬件实现,目前LDPC码译码算法种类较多,本文在研究各种译码算法的基础上,选择了一种最佳的译码算法作为研究对象,并且用Xilinx公司开发的FPGA芯片对算法进行验证。主要工作如下：首先,介绍LDPC码的相关背景知识以及LDPC编码和译码的基本原理以及FPGA开发技术。其次,在确定了校验矩阵之后要确定编译码的算法,在matlab环境下建立仿真模型,对编译码的性能做出分析,选定最佳的设计算法。同时算法设计完成之后确定一个用于FPGA的设计方案,将其在ISE14.1开发工具下用verilog语言对编译码的算法进行功能仿真,最后将整个系统进行综合在FPGA开发板上做验证,将译码器的输出结果与matlab的译码结果作对比,以便得出结论设计实现结果表明,译码器在时序、资源占用以及性能上满足系统要求。