近年来,物联网的兴起给了微型控制器(Microcontroller Unit,MCU)更加广阔的前景,MCU内部使用了汉明码和BCH码来保证数据存储和传输的正确性。随着工艺的进步,用于MCU存储器的容量不断增大,信息存储密度也不断提高,这导致信息存储发生错误的概率增大,这时就必须增加BCH码的冗余位来提高纠错能力。然而过多的冗余位使信息存储效率过低,这将会减少MCU中存储器的寿命。因此,在MCU纠错模块中,性能更优的LDPC码取代BCH成为一种趋势。本文研究了适用于MCU的LDPC码,并且用深度神经网络技术进一步提高LDPC码的性能,降低译码复杂度。本文的主要工作如下:(1)本文在短环检测定理的基础上提出了一种用于构造LDPC码的环消除算法,并对该算法构造的LDPC码进行性能仿真。该算法将四六环的分布根据不同的权重相加,在构造过程中同时消除四环和六环,并且构造的成功率达到100%。仿真结果表明:该算法构造的LDPC码相比于同码率的BCH码具有更好的性能,证明了在冗余位长度相同的情况下,用LDPC码取代传统的BCH码,MCU的数据错误概率较低,系统将会变得更加可靠。为证明该构造方法的普适性,满足MCU不同环境的纠错能力需求,本文还构造了码率为1/2、2/3、5/6的三种LDPC码并仿真其性能。(2)本文提出深度神经网络译码的方法改进LDPC码的译码性能,降低译码复杂度以满足MCU低功耗、低延迟和高吞吐量的要求。该深度神经网络译码方法只需一次前向传播就完成了译码,解决了传统LDPC译码方法必须迭代多次的问题。本文将LDPC译码作为多标签分类和多分类问题,构造了全连接神经网络和卷积神经网络,构建数据集并用pytorch库进行训练和仿真。实验结果表明深度神经网络的译码性能超过了传统的最小和算法译码,在误码率相同的情况下,多分类神经网络译码的纠错性能优于最小和算法译码1d B左右。