神经网络是一门十分重要的机器学习技术,它是人工智能领域目前最为火热的研究方向之一。基于神经网络的人工智能技术依靠其强大的特征提取能力,在计算机视觉、自然语言处理等领域都取得了十分普遍的应用。然而,为了增加神经网络的推理准确率,网络结构发展日趋复杂,层数和节点数量日益增大,伴随而来的是参数量和计算量的急剧增加,这对硬件平台的数据带宽和计算能力有较高的要求。基于神经网络计算处理高度并行这一特性,GPU表现得非常出色。但是鉴于近年来人工智能边缘化的趋势,GPU大量的内存访问造成的功耗浪费以及结果暂存增加的物理空间占用使得其在物联网,车载等场景部署困难。近年来学术界与工业界提出了种类繁多的专用人工智能处理器,与GPU不同的处理器体系结构,其主要运用海量相互连接的计算节点实现性能的提升。但该类设计方案未对神经网络算法、数据特性进行分析,仍然存在大量的重复计算,造成了巨大的能耗浪费。与传统设计思路不同,本论文运用基于数据内在特性分析的体系结构设计方法,着力于神经网络的数据特性分析环节。前期研究发现,神经网络算法中输入数据在时间和空间维度上具有大幅度相似性,经过统计约为40%,与图像压缩原理类似,不同帧像素之间存在相关性引起的时间冗余及同一帧相邻像素间的相关性引起的空间冗余。在卷积神经网络中权重共享特性的前提下,该思路的巧妙运用可大幅度降低神经网络实际计算数量,如果能达到预期的40%目标,那对神经网络加速器的研究是非常有意义的。基于此发现,本论文探索一种低成本、高效的网络数据相似性检测方法,并运用该方法设计一套智能的高效数据缓冲模块,其功能可排除大量重复计算,为加速器性能提升做出重要贡献。我们在软件上进行模拟实验,进行算法建模。在python环境里,基于Tensor Flow框架搭建了当前几种主流的卷积神经网络,打印出中间层输出结果进行相似性统计。在c环境里,基于Dark Net框架,修改底层函数文件gemm.c,对卷积之前的输入数据进行预处理,测试对于最大值,最小值,均值等数据特征,定义不同判别阈值对yolo-v3等网络输出结果准确率的影响。硬件上我们把该思想加入现有的ASIC体系结构中,在原有数据缓存模块基础上加入数据特征提取,实时提取出每个滑动窗口数据中的数据特征,加入相似性检测算法和线程复用技术,将与前一个线程数据相似的线程定义为无效线程,对无效线程重新排序并继续缓存数据。引入物理线程映射逻辑线程概念记录线程复用状态,重复上述步骤直至所有线程全部有效,自定义16位编码记录缓存状态作为计算结果重组写回依据,硬件部分全部运用Verilog语言与Questa Sim工具进行开发,通过FPGA验证网络输出结果与之前是否一致。实验中经过测试的两个卷积神经网络分别比之前减少了67%和33%的计算量,其效果与输入数据密切相关,不过也大致达到了预期设定的目标。本论文工作包含数据分析、算法建模、集成电路设计、FPGA验证等环节,目标实现一套完整人工智能计算平台,并通过实验验证所设计智能缓冲模块对计算性能的提升。采用了卷积神经网络数据缓存的线程复用技术,有效提高了数据缓存效率,省去了大量重复计算,降低了总体功耗。本论文的顺利执行对未来人工智能领域数据、算法、硬件协同设计具有重要推动性意义。