为了满足高容量的存储需求,大多数系统设计需要外部存储器。但是,系统性能的瓶颈也正是这些外部存储器。随着计算机系统更高速度和密度需求的增加,“存储墙”的问题日益严重。存储器难以满足处理器对数据访问和存储的高速度、高带宽、大容量的需求,大大限制了计算机系统的性能。DDR2 SDRAM比它的前一代存储器DDR1 SDRAM拥有更高的总线速度、更低的电压及两倍的数据位预取,因此,DDR2 SDRAM存储器是目前PC内存最主流的外部存储器。本文在研究DDR2 SDRAM协议的基础上,在分析了各种存储控制器访问调度方法的特点与适用性,根据DDR2自身的访问方式和管理策略,最终基于存储控制器访问动态调度器采用了四队列动态访问调度方法。缓存的四个队列能使控制器提前查看请求序列,通过优化管理策略来提高页面命中率,并且优化后的控制器可以交叉访问bank。控制器根据存储器中存储的之前已访问的请求、目前正在进行的请求以及即将访问的请求,动态的调度DDR2 SDRAM的存取,允许激活指令和预充电指令乱序执行。“不按顺序”的执行存储器指令,可以解决控制器浪费的“等待”周期,从而减少DDR2 SDRAM中费时比较长的预充电延迟,大大提高了总线的利用率。本文采用Verilog描述语言对存储控制器的设计进行了逻辑描述,对优化后整体结构进行了全面的功能验证,保证了存储控制器工作的正确性和完整性,验证结果表明,优化后的调度器对核心频率为200MHz,突发长度为4的DDR2来说,在连续访问同一 bank的不同行时比Open Page策略访存延迟降低了最少2个时钟周期,最多6个时钟周期,在连续访问同一 bank的同一行时比Close Page访存延迟降低至少7.5个时钟周期,优化后的控制器可以实现交叉访问bank,连续访问不同bank,访存延迟比没有经过调度的访存降低了至少6个时钟周期。