论文部分内容阅读
本文介绍了一款双通道数字存储示波器的硬件的设计与实现方法。数字存储示波器以其相当多的优点很大程度上取代了模拟示波器,国内数字存储示波器的研究也取得了很大进展,与国际上主流示波器的差距不断缩小。本课题主要研究了该示波器的硬件设计以及部分相关功能的具体实现。主要结构为ARM+双CPLD结构。本文研究的示波器以Samsung公司基于ARM公司的ARM920T处理器核的S3C2410芯片,采用莱迪思(Lattice)公司的复杂的可编程逻辑器件CPLD负责前段通道控制、数据的采集和作为屏幕显示驱动,显