论文部分内容阅读
模数转换器(Analog to Digital Converter,ADC)能够实现模拟信号到数字信号的转换,在现代电子通信中具有重要的作用,而流水线ADC在实现较高精度的同时兼顾了高速度,被广泛的应用于无线通信等众多领域。但由于受非理想因素的影响,ADC的性能受到限制。所以,需要采用校准技术对流水线ADC中非理想因素带来的误差进行校准,而数字后台校准技术的校准过程不会打断系统的正常工作,且能够对参数的变化进行实时跟随,因此得到了广泛应用。本文在详细介绍了流水线ADC的工作方式及性能指标、ADC中的误差来源、数字校准的基本原理后,提出了一种基于伪随机噪声(Pseudo-random Noise,PN)注入的数字后台校准技术,结合Radix校准算法,对电容失配、运放的有限增益以及工作环境变化引起的级间增益的误差进行校准。通过采用高位削减,及增加冗余级的方式,加快流水线ADC的收敛速度,提高流水线ADC的整体精度。对电路中的参数、校准级数和冗余级数的变化带来的影响进行分析及仿真,然后对功耗和性能进行折衷,确定整体的校准方案。本文所提出的校准技术被应用于一款12bit 250Msps的流水线ADC,对其中非理想因素引起的级间增益的误差进行校准。对整体电路依次进行行为级仿真,RTL级仿真,并在FPGA上进行实现,验证算法的正确性,最终在SMIC 55nmLL CMOS工艺下实现整体电路。其中数字校准模块对应的版图面积为510μm×360μm,功耗为10mW。对含数字校准模块的流水线ADC的整体芯片进行测试,其测试结果为:数字校准前,流水线ADC的SNDR是34.234dB,ENOB是5.394Bit;数字校准后,流水线ADC的SNDR是62.10dB,有效位数为10.02Bit,相较于未校准之前的电路,整体性能有明显提升。该结果表明,本文所提出的数字校准算法工作正常,且性能良好。