验证是集成电路设计过程中不可或缺的重要环节。它是在流片前发现设计缺陷和错误的最后机会,对于整个项目的成败至关重要。传统的验证方法验证时间长、效率低,已经无法满足现今需求。因此,如何缩短验证时间、提高验证效率和质量,以缩短芯片的上市时间便成为当今集成电路设计领域中最为关注的问题之一。本文针对这一问题,提出了软硬件协同验证平台的方案。　　 本软硬件协同验证平台具有以下功能：⑴可视化操作。以Eclipse(支持Iracus开源仿真器)为平台,开发可视化插件,实现仿真功能的可视化操作。⑵实现C语言与Verilog语言的通信。以Verilog PLI(Verilog Program LanguageInterface)接口为纽带,建立C程序和Verilog程序的通信信道,完成Verilog程序对C程序的调用。⑶通过USB接口,实现PC主机与FPGA之间的数据通信。经测试和验证,证明了本设计是正确、可行的,可以应用在IC验证工作中,具有很好的应用价值。