作为实现模拟世界与数字世界之间的桥梁,模数转换器（Analog to Digital Converter,ADC）被广泛应用于无线通信、航空航天、仪器仪表、智能传感等领域。近年来,通信技术突飞猛进,对更快采样率无止境的需求驱动着数据转换器不断向前发展,对于具有良好的动态性能、高采样率且具有中频、射频采样能力的高分辨率模数转换器的需求一直热度不减。对于无线通讯、毫米波成像系统、光通信、认知雷达等,要求ADC精度高于10位,采样速率大于100MHz,并逐步向GHz发展,为了兼具高速、高精度,流水线式（Pipelined）架构通常为首选,但其功耗、面积开销不可小觑。逐次逼近（Successive Approximation Register,SAR）型模数转换器由于其电荷利用率高、模块精简而被广泛应用在各种低功耗、低成本场合,而囿于工艺,早期SAR ADC的采样率始终难以达到通信级别。而近些年,随着工艺技术的更迭,得益于SAR架构的工艺兼容性,SAR ADC及其混合结构在一些高速应用场景逐渐崭露头角。为开展课题,首先对国内外ADC发展进行调研,将ADC分为低功耗、高精度、高速三种设计导向,总结发展趋势;再者,对近年高速SAR ADC解决方案及具体技术进行深入探究;最后,根据项目要求设计了两款基于SAR结构的ADC:12位100MS/s Flash-SAR ADC、应用于Pipelined-SAR结构中的9位250MS/s SAR ADC。12位100MS/s Flash-SAR ADC采用TSMC 65nm工艺制程,在本设计中有如下创新:提出一种温度计码-二进制码混合控制时序,有利于元件匹配与后续数字辅助技术实施;实现了一种带正反馈负载、动态偏置技术的高速比较器,提升响应速度,同时降低功耗;设计了一种带有自动优化延时的异步时钟逻辑,能够最大程度延长参考电平建立时间,减小动态误差。经仿真验证,本ADC在三种代表性工艺角下均呈现良好性能,最差情况下SINAD为71.89d B,SFDR为89.26d Bc,ENOB为11.65位;ADC核心电路在1.2V电源轨条件下功耗为5.5m W,片内参考电压缓冲器在1.2V电源轨条件下静态电流为15m A,输出电压600m V;核心电路版图面积为820μm×740μm。9位250MS/s SAR ADC采用TSMC 28nm工艺制程,有别于单独SAR ADC设计,考虑到其作为复合结构中的一级,需要注意前后两级摆幅关系,在本设计中有如下亮点:对双控制路径式栅压自举开关做出优化设计,实现动态性能的提升;设计了一种带有自校准模块的比较器,提升精度;设计了一种动态电平移位器,相比传统结构在速度、功耗、面积上都占优势。最终经仿真验证,本ADC在三种代表性工艺角下均呈现良好性能,最差情况下SINAD为53.98d B,SFDR为72.93d Bc,ENOB为8.67位,ADC核心电路在1V电源轨条件下功耗为2.7m W,片内参考电压缓冲器在1.8V电源轨条件下静态电流为3.1m A;核心电路版图面积为210μm×60μm。