Pre-place相关论文
随着SoC方法学的使用,集成电路越来越复杂,设计规模越来越大,连线延时已经成为影响时序收敛的关健因素之一.本文提出了一种基于物......
在超大规模集成电路设计中，一些特别重要的模块，像RAM、ROM和CPU等经常被优先放置，而其它模块则被两两互不重叠地放置在芯片的剩余区......
