动态鉴频鉴相器相关论文
采用TSMC公司标准的0.18μm CMOS工艺,设计并实现了一个全集成的2.5Gb/s时钟数据恢复电路.时钟恢复由一个锁相环实现.通过使用一个......
在鉴相鉴频器的复位路径中插入可变延迟单元,利用反馈动态调节延迟时间,可消除死区并且不受环境变化的影响;采用多级鉴相鉴频器,可......
采用TSMC公司标准的0．18μm CMOS工艺，设计并实现了一个全集成的2．5Gb／s时钟数据恢复电路．时钟恢复由一个锁相环实现．通过使用一个动态的......
延迟锁相环(DLL)电路是当前高频时钟产生电路设计中的重要研究课题之一,它在减小输出信号抖动、降低锁定时间方面与传统的锁相环相......
