论文部分内容阅读
本文采用套筒式级联增益自举电路，设计了一种用于高速、高分辨率ADC的CMOS全差分运算放大器，达到了高增益、低功耗的设计目标。在3．3V电源电压下，基于TSMC0．35μmCMOS工艺模型，本设计驱动1pF负载时，相位裕度为65°，单位增益带宽为320MHz，功耗5．7mw，压摆率为200V／μs。