论文部分内容阅读
低电压差分信号（LVDS）是串并转换电路（SerDes）的一种主流接口技术。本文设计并实现了一种适合于8B/10B编码串并转换电路的LVDS接收器（Receiver）。本设计的指标完全兼容IEEEStd1593.3-1996标准。它支持最大0.05V至2.35V的共模电平输入范围，最小100mV的差模输入，能够在至少40英寸FR4带状线上达到1.6Gb/s的接收速率，平均功耗3mW。电路设计基于0.18μm1.8V/3.3V CMOS工艺，同时采用了3.3V器件和1.8V器件。