论文部分内容阅读
针对炮弹发射时的高冲击性及惯性短时飞行特点，以及单片机存储测试仪程序可能跑飞、难以实现高速采样，专用集成电路存储测试仪成本高、不能扩展等问题，提出了基于复杂可编程逻辑器件（CPLD）的弹载存储测试仪。测试仪采用可反复擦写的CPLD芯片作为主控芯片，利用其内部丰富的逻辑单元实现了可高速采样且使用灵活的存储测试方案，设计通过休眠防止误上电；通过并行实现高速率采样，通过分频实现50kHz、100kHz和200kHz三种频率可选；通过计数实现8KX12bit，448K×12bit两种负延迟可选。实验表明