论文部分内容阅读
为了满足日益提高的通信安全需求,缩短实时加解密处理的时间,提出了一种利用CPRS（混沌伪随机序列）加密算法,实现基于FPGA（现场可编程门阵列）的加解密芯片的算法设计。利用FPGA的并行流水线达到了DSP不能达到的处理速率和实时效果。该系统采用RAM分布式存储方式代替寄存器和case选择语句,减少资源利用率的同时获得最高100Mbps全双工加解密速率,满足当今对加密芯片越来越高的速率要求。该加密芯片可用于对语音、图像以及视频等的加密。