论文部分内容阅读
摘要： 设计实现了多核DSP系统间的高速光纤通信。 采用光电转换模块与8核DSP TMS320C6678的SRIO接口相连的方式， 在保证高性能数据处理能力的前提下， 完成高速多核DSP系统间的光纤通信功能。 最后对系统进行了测试验证， 测试结果表明该系统具有高速、 可靠、 稳定等特点， 具有很好的使用价值。
关键词： 光纤通信； SRIO； 多核DSP
中图分类号： TN929.11文献标识码： A文章编号： 1673-5048（2015）02-0055-03
Abstract： Fiber optic communication between multicore DSP systems is designed.On the condition of high data processing performance of the system， fiber optic communication is implemented by connecting photoelectric switch module to SRIO interface of TMS320C6678 DSP. After verification， the system has been proved to provide highspeed transmission， reliability and faulttolerance capability， which can meet the increasing requirement of various information transmission.
Key words： fiber optic communication； SRIO； multicore DSP
0引言
随着高分辨率传感器以及航空武器数据量与传输带宽的不断增加， 高性能数据处理能力与高速传输系统应用实现有着越来越重要的意义。 目前， DSP技术已广泛用于信号处理、 通信和雷达等领域。 TMS320C6678 DSP是TI公司一款基于KeyStone架构高性能的超长指令字（VLIW）架构芯片， 片内有8个内核， 每个核最高主频为1.25 GHz， 单核每秒高达40 GB MAC定点运算和20 GB FLOP浮点运算能力， 工作速度可达10 GHz， 适合于雷达信号处理以及对定浮点运算能力和实时性有较高要求的超高性能计算应用。
然而在多核DSP系统的数据传输方面， 以往靠电信号的传输方式遇到了瓶颈， 高速串行总线的传输速率达到G比特后， 在复杂电磁环境下， 长距离的数据传输误码率升高， 影响系统间的通信质量。 本文通过在光纤通信方面做的大量研究， 巧妙运用多核DSP的高速SRIO接口与相应的光收发一体模块匹配， 使用光纤作为多核DSP系统间的长距离传输媒介， 并最终实现了多核DSP系统间的数据高速稳定可靠传输。
1TMS320C6678的SRIO接口
1.1TMS320C6678的SRIO接口简介
为提高DSP的大数据吞吐能力， TMS320C6678的片内外设有GPIO， PCIe， EMIF16， I2C， UART， SRIO总线等接口。 这些接口通过片内的高速互联总线来进行片内外的数据交换。 其中SRIO接口（Serial Rapid IO）是一种高性能、 低引脚开销的高速串行接口， TMS320C6678中具备4路SRIO接口即SRIO×4， 其单路最高吞吐能力达到5 Gbps， 满足CML（Current Mode Logic）电平， 支持信号的AC与DC两种耦合传输方式。
1.2 SRIO规范
SRIO总线互连技术最早源于Mercury Computing公司为其信号处理设备开发的专用构造。 后来为推动其应用， 形成一项开放的标准， 组成了RapidIO行业协会。 RapidIO是一种开放标准的交换分组结构， 专注于机箱内部、 芯片与芯片间、 板与板间的互连， 是目前唯一的嵌入式系统国际标准ISO/IEC18372的高速串行总线标准。 目前VPX， ATCA， AMC等机械标准规范都引入RapidIO技术作为板卡间的标准互联技术。
SRIO采用3级分层体系结构， 其层次结构图如图1所示。
1.2.1逻辑层
定义了多种规范， 包括I/O逻辑操作、 消息传递、 流量控制和数据流， 以及接口的全部协议和包的格式。 它们为端点器件发起和完成事物提供必要的信息。
1.2.2传输层
定义了相应的地址空间， 并提供报文在端点设备间传输所需的路由信息。
1.2.3物理层
处于整个分级结构的底部， 定义了设备级接口的细节， 明确说明了包传输机制、 流量控制、 电气特性和低级错误管理。
需要注意的是， TMS320C6678的SRIO接口不支持8/16 LP-LVDS compatible。
航空兵器2015年第2期
王春雷等： 光纤通信在多核DSP信息处理系统中的设计与实现
2硬件设计
2.1硬件系统设计
根据系统需求， 需要完成基于TMS320C6678为核心器件的两系统间高速通信， 通信速率不小于2.5 Gbps。 具体功能框图如图2所示。 设计中采用TMS320C6678的SRIO接口与光电转换模块之间完成高速电信号的串行通信， 经过光电转换模块变为激光信号， 最终由光纤完成系统间的通信。
2.2光电收发模块的设计应用
光纤收发模块按协议分为透明传输和非透明传输两种。 其中透明传输是指电信号进入光电模块后， 同样特征（速率、 码制等）的光信号通过光纤输出；而当光电转换模块收到光信号后， 输出同样特征的电信号， 延迟在ns级甚至ps级， 不改变信号的速率和编码方式。 非透明传输则是电信号通常以并行总线形式输入光电模块， 而光电模块以已有的某种高速串行码输出光信号， 例如用于视频传输的专用协议码， 而光电模块也只能接收同样协议的光信号同时转换成并行数据的电信号。
2.2.1光电收发模块选型
因为DSP TMS320C6678的SRIO接口具有开放协议， 同时兼具8B/10B的编解码方式， 故设计时选择支持多路、 串行、 全双工、 协议透明的光电模块。 经过查询， 选择了中航光电生产的某四路并行光收发一体模块进行系统设计。 该模块的工作波长为850 nm， 具有透明传输特性， 光接口为带有尾纤MT/MPO接口， 每个通道可提供高达3.125 Gbps的传输速率， 采用小尺寸LCC48封装。 产品可用于各种并行传输领域， 且较宽的工作温度范围。 模块的具体原理设计如图3所示。
2.2.2光电收发模块供电设计
需要注意的是， 该模块的供电为3.3 V供电， 为保证模块的正常工作， 接收端电源VCCR与发射端电源VCCT应分开供电， 电源处理电路如图4所示。
2.2.3光电收发模块SRIO接口电路设计
光电收发模块的数据输入端与输出端均为差分CML电平， 差分输入输出阻抗均为100 Ohms， 差分输入电压范围为200～1 900 mV， 输出电压范围为500～800 mV， 上升下降延迟为150 ps。 光电转换模块内部输入输出电路如图5（a）～（b）所示。
根据上述的电路特性， 设计采用交流耦合方式将DSP的SRIO接口与光电转换模块进行连接， 即DSP的输入输出分别通过0.1 μf电容与光电转换模块相应的Rx， Tx进行连接设计。
2.3PCB设计
由于系统采用高速的串行差分总线， 总线的传输速率较高， PCB设计时需注意高速差分线的传输等因素， 主要考虑传输线的等线宽、 等长、 等间距等特性， 对交流耦合的电容位置应该尽量靠近接收端口。
3软件设计
软件设计主要是对多核DSP TMS320C6678的SRIO接口的软件设计。 为了便于对设计的验证与测试， 软件设计时通过SRIO外部闭环的方式来测试光纤通信模块的通路。 软件设计平台为TI公司的Code Composer Studio 5.3.0。
本文的软件设计主要分为以下几个流程：
（1） 对TMS320C6678的通用配置， 即KeyStone驱动外设配置， 包括DDR3 配置函数、 Navigator配置以及驱动函数配置、 Serdes函数配置函数、 SRIO配置函数等， 其中SRIO配置函数需要对DSP内部的PLL以及通信波特率进行设置。
（2） 在软件中指定SRIO的闭环模式。 在KeyStone家族的SRIO共包括四种闭环方式： Digital loopback， External Line loopback， External Forward loopback以及No loopback。 其中Digital loopback以及No loopback两种均为内部闭环， 不适用于本文设计， 而External Forward loopback需要双片DSP来进行测试， 同样不适用于本设计。 最终采取的闭环模式为External Line loopback， 该模式与外部光纤模块构成回路的基本原理如图6所示。
（3） 在完成通用配置以及闭环模式配置后， SRIO便以External Line loopback的模式循环进行数据的传输， 同时进行内部数据自检工作， 并将数据传输信息进行打印。
4结论
本设计完成了对基于多核DSP TMS320C6678的信息处理系统间的光纤通信软硬件设计与系统自闭环测试， 即测试时光电转换模块的尾纤MT/MPT接口收发互联。 经测试， 系统为4 ns延迟的透明传输系统， 图7为光电转换模块转换前后的电信号相位关系， 采用示波器的高速差分探头测得， 图中实线为DSP输出给光电转换模块的SRIO差分信号， 虚线为光电转换模块经光电转换后输入给DSP的SRIO差分信号， 具体延迟见光标a， b以及△t所示。
此外， 本设计满足系统需求的2.5 Gbps的传输速率， 最高传输速率可达3.125 Gbps， 具体如图8所示的打印传输信息。 通过打印信息可以看出， 在最高3.125 Gbps传输速率的情况下， 在传输包为16 KB时， 有效传输速率可以达到2 226 Mbps。 经过多次测试， 系统运行可靠稳定， 验证了光纤通信在该系统中运用的可行性与可靠性。
本设计通过简便易行的方法， 实现了基于DSP TMS320C6678信息处理系统的高速光纤通信。 对本设计进行简单调整后， 可以移植到其他SRIO， PCIe等总线转换为光纤总线从而进行高速高可靠传输的场合， 为高性能系统间的通信提供有力的借鉴。
参考文献：
[1]
刘坤， 周维超， 陈利杰. 基于PCI Express的高速光纤图像传输板卡的实现[J].半导体光电， 2012， 33（6）：886-890.
[2] 胥辉旗， 朱平云， 陈望达.高速光纤总线在导弹综合信息一体化技术中的应用[J]. 海军航空工程学院学报， 2012， 27（2）：181-185.
[3] 王磊， 裴丽.光纤通信的发展现状和未来[J]. 中国科技信息， 2006（4）：59-60.
[4] 吕璠.光纤通信发展趋势及应用[J]. 科技信息， 2009（23）：431-432.
[5] 郝丹， 闫柏旭.光纤通信概述[J]. 中国科技信息， 2011（7）：112-113.
[6] 吴灏， 肖吉阳， 范红旗， 等. TMS320C6678多核DSP的核心间通信方法[J]. 电子技术应用， 2012， 38（9）： 11-13.
[7] 郝朋朋， 周煦林， 唐艺菁， 等.基于TMS320C6678多核处理器体系结构的研究[J]. 微电子学与计算机， 2012， 29（12）：171-175.
[8] 黄克武， 吴海洲.基于TMS320C6455的高速SRIO接口设计[J]. 电子测量技术， 2008， 31（9）：143-146.
[9] 信侃， 贾峰. SRIO总线技术研究及其FPGA实现[J]. 无线电工程， 2014， 44（12）：33-35.
[10] 张娟， 苏海冰， 吴钦章.基于多核处理器的高速RapidIO[J]. 计算机工程， 2010， 36（18）：238-239.
关键词： 光纤通信； SRIO； 多核DSP
中图分类号： TN929.11文献标识码： A文章编号： 1673-5048（2015）02-0055-03
Abstract： Fiber optic communication between multicore DSP systems is designed.On the condition of high data processing performance of the system， fiber optic communication is implemented by connecting photoelectric switch module to SRIO interface of TMS320C6678 DSP. After verification， the system has been proved to provide highspeed transmission， reliability and faulttolerance capability， which can meet the increasing requirement of various information transmission.
Key words： fiber optic communication； SRIO； multicore DSP
0引言
随着高分辨率传感器以及航空武器数据量与传输带宽的不断增加， 高性能数据处理能力与高速传输系统应用实现有着越来越重要的意义。 目前， DSP技术已广泛用于信号处理、 通信和雷达等领域。 TMS320C6678 DSP是TI公司一款基于KeyStone架构高性能的超长指令字（VLIW）架构芯片， 片内有8个内核， 每个核最高主频为1.25 GHz， 单核每秒高达40 GB MAC定点运算和20 GB FLOP浮点运算能力， 工作速度可达10 GHz， 适合于雷达信号处理以及对定浮点运算能力和实时性有较高要求的超高性能计算应用。
然而在多核DSP系统的数据传输方面， 以往靠电信号的传输方式遇到了瓶颈， 高速串行总线的传输速率达到G比特后， 在复杂电磁环境下， 长距离的数据传输误码率升高， 影响系统间的通信质量。 本文通过在光纤通信方面做的大量研究， 巧妙运用多核DSP的高速SRIO接口与相应的光收发一体模块匹配， 使用光纤作为多核DSP系统间的长距离传输媒介， 并最终实现了多核DSP系统间的数据高速稳定可靠传输。
1TMS320C6678的SRIO接口
1.1TMS320C6678的SRIO接口简介
为提高DSP的大数据吞吐能力， TMS320C6678的片内外设有GPIO， PCIe， EMIF16， I2C， UART， SRIO总线等接口。 这些接口通过片内的高速互联总线来进行片内外的数据交换。 其中SRIO接口（Serial Rapid IO）是一种高性能、 低引脚开销的高速串行接口， TMS320C6678中具备4路SRIO接口即SRIO×4， 其单路最高吞吐能力达到5 Gbps， 满足CML（Current Mode Logic）电平， 支持信号的AC与DC两种耦合传输方式。
1.2 SRIO规范
SRIO总线互连技术最早源于Mercury Computing公司为其信号处理设备开发的专用构造。 后来为推动其应用， 形成一项开放的标准， 组成了RapidIO行业协会。 RapidIO是一种开放标准的交换分组结构， 专注于机箱内部、 芯片与芯片间、 板与板间的互连， 是目前唯一的嵌入式系统国际标准ISO/IEC18372的高速串行总线标准。 目前VPX， ATCA， AMC等机械标准规范都引入RapidIO技术作为板卡间的标准互联技术。
SRIO采用3级分层体系结构， 其层次结构图如图1所示。
1.2.1逻辑层
定义了多种规范， 包括I/O逻辑操作、 消息传递、 流量控制和数据流， 以及接口的全部协议和包的格式。 它们为端点器件发起和完成事物提供必要的信息。
1.2.2传输层
定义了相应的地址空间， 并提供报文在端点设备间传输所需的路由信息。
1.2.3物理层
处于整个分级结构的底部， 定义了设备级接口的细节， 明确说明了包传输机制、 流量控制、 电气特性和低级错误管理。
需要注意的是， TMS320C6678的SRIO接口不支持8/16 LP-LVDS compatible。
航空兵器2015年第2期
王春雷等： 光纤通信在多核DSP信息处理系统中的设计与实现
2硬件设计
2.1硬件系统设计
根据系统需求， 需要完成基于TMS320C6678为核心器件的两系统间高速通信， 通信速率不小于2.5 Gbps。 具体功能框图如图2所示。 设计中采用TMS320C6678的SRIO接口与光电转换模块之间完成高速电信号的串行通信， 经过光电转换模块变为激光信号， 最终由光纤完成系统间的通信。
2.2光电收发模块的设计应用
光纤收发模块按协议分为透明传输和非透明传输两种。 其中透明传输是指电信号进入光电模块后， 同样特征（速率、 码制等）的光信号通过光纤输出；而当光电转换模块收到光信号后， 输出同样特征的电信号， 延迟在ns级甚至ps级， 不改变信号的速率和编码方式。 非透明传输则是电信号通常以并行总线形式输入光电模块， 而光电模块以已有的某种高速串行码输出光信号， 例如用于视频传输的专用协议码， 而光电模块也只能接收同样协议的光信号同时转换成并行数据的电信号。
2.2.1光电收发模块选型
因为DSP TMS320C6678的SRIO接口具有开放协议， 同时兼具8B/10B的编解码方式， 故设计时选择支持多路、 串行、 全双工、 协议透明的光电模块。 经过查询， 选择了中航光电生产的某四路并行光收发一体模块进行系统设计。 该模块的工作波长为850 nm， 具有透明传输特性， 光接口为带有尾纤MT/MPO接口， 每个通道可提供高达3.125 Gbps的传输速率， 采用小尺寸LCC48封装。 产品可用于各种并行传输领域， 且较宽的工作温度范围。 模块的具体原理设计如图3所示。
2.2.2光电收发模块供电设计
需要注意的是， 该模块的供电为3.3 V供电， 为保证模块的正常工作， 接收端电源VCCR与发射端电源VCCT应分开供电， 电源处理电路如图4所示。
2.2.3光电收发模块SRIO接口电路设计
光电收发模块的数据输入端与输出端均为差分CML电平， 差分输入输出阻抗均为100 Ohms， 差分输入电压范围为200～1 900 mV， 输出电压范围为500～800 mV， 上升下降延迟为150 ps。 光电转换模块内部输入输出电路如图5（a）～（b）所示。
根据上述的电路特性， 设计采用交流耦合方式将DSP的SRIO接口与光电转换模块进行连接， 即DSP的输入输出分别通过0.1 μf电容与光电转换模块相应的Rx， Tx进行连接设计。
2.3PCB设计
由于系统采用高速的串行差分总线， 总线的传输速率较高， PCB设计时需注意高速差分线的传输等因素， 主要考虑传输线的等线宽、 等长、 等间距等特性， 对交流耦合的电容位置应该尽量靠近接收端口。
3软件设计
软件设计主要是对多核DSP TMS320C6678的SRIO接口的软件设计。 为了便于对设计的验证与测试， 软件设计时通过SRIO外部闭环的方式来测试光纤通信模块的通路。 软件设计平台为TI公司的Code Composer Studio 5.3.0。
本文的软件设计主要分为以下几个流程：
（1） 对TMS320C6678的通用配置， 即KeyStone驱动外设配置， 包括DDR3 配置函数、 Navigator配置以及驱动函数配置、 Serdes函数配置函数、 SRIO配置函数等， 其中SRIO配置函数需要对DSP内部的PLL以及通信波特率进行设置。
（2） 在软件中指定SRIO的闭环模式。 在KeyStone家族的SRIO共包括四种闭环方式： Digital loopback， External Line loopback， External Forward loopback以及No loopback。 其中Digital loopback以及No loopback两种均为内部闭环， 不适用于本文设计， 而External Forward loopback需要双片DSP来进行测试， 同样不适用于本设计。 最终采取的闭环模式为External Line loopback， 该模式与外部光纤模块构成回路的基本原理如图6所示。
（3） 在完成通用配置以及闭环模式配置后， SRIO便以External Line loopback的模式循环进行数据的传输， 同时进行内部数据自检工作， 并将数据传输信息进行打印。
4结论
本设计完成了对基于多核DSP TMS320C6678的信息处理系统间的光纤通信软硬件设计与系统自闭环测试， 即测试时光电转换模块的尾纤MT/MPT接口收发互联。 经测试， 系统为4 ns延迟的透明传输系统， 图7为光电转换模块转换前后的电信号相位关系， 采用示波器的高速差分探头测得， 图中实线为DSP输出给光电转换模块的SRIO差分信号， 虚线为光电转换模块经光电转换后输入给DSP的SRIO差分信号， 具体延迟见光标a， b以及△t所示。
此外， 本设计满足系统需求的2.5 Gbps的传输速率， 最高传输速率可达3.125 Gbps， 具体如图8所示的打印传输信息。 通过打印信息可以看出， 在最高3.125 Gbps传输速率的情况下， 在传输包为16 KB时， 有效传输速率可以达到2 226 Mbps。 经过多次测试， 系统运行可靠稳定， 验证了光纤通信在该系统中运用的可行性与可靠性。
本设计通过简便易行的方法， 实现了基于DSP TMS320C6678信息处理系统的高速光纤通信。 对本设计进行简单调整后， 可以移植到其他SRIO， PCIe等总线转换为光纤总线从而进行高速高可靠传输的场合， 为高性能系统间的通信提供有力的借鉴。
参考文献：
[1]
刘坤， 周维超， 陈利杰. 基于PCI Express的高速光纤图像传输板卡的实现[J].半导体光电， 2012， 33（6）：886-890.
[2] 胥辉旗， 朱平云， 陈望达.高速光纤总线在导弹综合信息一体化技术中的应用[J]. 海军航空工程学院学报， 2012， 27（2）：181-185.
[3] 王磊， 裴丽.光纤通信的发展现状和未来[J]. 中国科技信息， 2006（4）：59-60.
[4] 吕璠.光纤通信发展趋势及应用[J]. 科技信息， 2009（23）：431-432.
[5] 郝丹， 闫柏旭.光纤通信概述[J]. 中国科技信息， 2011（7）：112-113.
[6] 吴灏， 肖吉阳， 范红旗， 等. TMS320C6678多核DSP的核心间通信方法[J]. 电子技术应用， 2012， 38（9）： 11-13.
[7] 郝朋朋， 周煦林， 唐艺菁， 等.基于TMS320C6678多核处理器体系结构的研究[J]. 微电子学与计算机， 2012， 29（12）：171-175.
[8] 黄克武， 吴海洲.基于TMS320C6455的高速SRIO接口设计[J]. 电子测量技术， 2008， 31（9）：143-146.
[9] 信侃， 贾峰. SRIO总线技术研究及其FPGA实现[J]. 无线电工程， 2014， 44（12）：33-35.
[10] 张娟， 苏海冰， 吴钦章.基于多核处理器的高速RapidIO[J]. 计算机工程， 2010， 36（18）：238-239.