论文部分内容阅读
以ARM为控制核心，FPGA为协处理器的智能控制装置中，设计了一种基于FPGA与ARM7的双字节异步串行通讯的软硬件接口。在FPGA内部集成专用的UART模块，实现FPGA与ARM之间的通讯。采用有限状态机设计UART波特率发生器、接收器和发送器模块，并集成了奇偶校验功能。给出了FPGA与ARM连接的电路图、UART顶层模块的电路图及其在ModelSim软件上的仿真结果。经过反复试验证明，该电路简单、可靠。