随着无线通讯领域的飞速发展,在各类接收机中,模数转换器作为连接射频、模拟模块和数字基带的桥梁,其性能对整体系统的性能至关重要。在20MHz信号带宽以下,相对高精度的要求下,过采样型的Sigma-Delta模数转换器相比于奈奎斯特型的模数转换器有着一定的优势。特别是近年来对连续时间Sigma-Delta模数转换器的研究,因为其相对于离散时间架构在功耗上的优势而成为了一个研究热点。本论文以1MHz信号带宽、14bit精度的连续时间Sigma-Delta调制器为研究对象,针对低功耗的设计目标,完成了连续型Sigma-Delta调制器的相关技术研究,并完成电路设计且成功流片、测试。本论文对连续型Sigma-Delta调制器的一些劣势作了分析研究,并研究了一些技术加以克服,设计了一个5阶3bit的调制器系统。对于Excess Loop Delay的问题,通过额外增加一个直接反馈给量化器的DAC,并适当修改系统传递函数来克服；对于时钟抖动的问题,使用了多位量化,并尽可能简化时序,降低时钟的复杂性来减少噪声源；而对于积分常数对工艺和温度的偏差,使用了可调的电容阵列保证系统的稳定。针对低功耗要求,采用了前馈的系统架构,使用了有源和无源积分器相结合的环路滤波器,并省去了量化器前的求和器以节省功耗。另外,由于使用了多位量化,所以采用了DWA算法提高多为反馈DAC的线性度。最后芯片使用0.18um CMOS工艺流片,测试结果达到了84dB的动态范围、79.5dB的SNR和78dB的SNDR,功耗为9mW, FOM值达到了0.58pJ/conv,核心面积为0.43mm2。测试过程中发现了传统DWA算法的问题,于是进一步对DWA的改进算法做了研究。