论文部分内容阅读
本文主要研究了应用于我国中频段5G通信规划的无线收发机中频率综合器的设计,主要包括核心模块压控振荡器和整数分频器的设计以及环路参数的确定。本文首先通过分析通信系统中无线收发机的架构,确定了频率综合器的基本结构。接着通过推导各模块传递函数构建环路的线性模型和噪声模型,分析各模块的噪声传递特性以及引入的噪声,并推导等效输出噪声。然后结合系统的性能指标进行环路稳定性分析,根据噪声性能和最大相位裕量法确定各个环路参数值。之后讨论了频率综合器关键单元的设计。针对不同种类的负阻LC VCO优缺点并详细分析了全NMOS负阻LC VCO的设计流程,讨论了偏置电流的选择依据并在分析不同种类电感和可变电容的基础上确定本设计所采用的结构。接着研究了降低振荡器调谐增益的方法和可变电容的线性化技术,并详细介绍了优化振荡器相位噪声的几种措施。然后基于对分频器基本结构的分析,确定了二分频器、双模分频器和可编程分频器的基本结构并介绍了分频器的设计流程。本文分别给出了振荡器、分频器以及频率综合器版图绘制拼接时的一些注意事项,介绍了振荡器和频率综合器的键合测试方案并对振荡器的测试结果进行了分析与讨论。本设计采用TSMC65nm CMOS工艺完成流片,并完成了振荡器和频率综合器的键合测试工作。振荡器的测试结果表明,在1V电压下,振荡器的调谐范围为7.57GHz-8.65GHz和9GHz-11GHz,调谐增益范围为80MHz/V-300MHz/V,在10.62GHz载波处的相位噪声为-109dBc/Hz@1MHz,振荡器的总功耗为14.5mW,核心面积为0.51*0.74mm2。分频器的后仿真结果表明在6.8GHz-10GHz工作频率下,二分频器输出四路具有较好正交特性的满摆幅信号,在3.4GHz-5GHz工作频率下可编程分频器可以实现预期分频比。频率综合器测试结果表明锁定时间为40μs,输出本振频率范围为3.78GHz-4.32GHz 和 4.5GHz-5.5GHz,总功耗为 38.65mW。