频率锁定技术用于输出具有高精度、高稳定度的频率信号,实现结构包括锁频环和锁相环,是现代科学发展的基础条件。近年来,卫星导航、5G网络通信、新能源供电等技术的发展,对频率锁定技术的抗干扰能力、响应速度、稳定度和精度等提出了更高的要求。针对以上需求,本文在数字化线性比相法研究的基础上,以混合锁相环为基础架构,设计了基于数字化线性比相法的锁相环系统,对更高精度、更快响应的频率锁定技术进行探索。本文首先对频率锁定技术进行介绍,频率锁定技术可以由锁频环或锁相环实现,锁相环对相位信息进行调整,从而锁定频率,具有更高的控制精度,因此选择锁相环为基础结构。在对周期性信号的研究中,群相位理论指出,一个最小公倍数周期中频率信号的相位变化具有周期性;在模拟信号量化的过程中,正弦信号线性区相位的变化率最大,相位信息与对应的量化电压之间的关系也最敏感。利用时钟信号与被测信号成倍数关系,提取出线性区的相位差值进行相位处理,这一理论即为数字化线性比相法。由于使用数字化线性比相法进行频率比对测量时得到了不错的效果,因此在本次设计中使用数字化线性比相法对鉴相部分进行改进,设计了基于数字化线性比相法的锁相环系统。系统的硬件包括ADC、FPGA、MCU、DAC和被锁定的压控振荡器,在本文中对器件选型及外围电路的设计进行了详细的说明;软件部分包括相位差采集算法和动态相位处理过程。相位差采集算法在FPGA中完成,结合正弦函数的特点对ADC采样的大量数据进行筛选、滤波,得到落在线性区的量化相位差信息,通过通讯模块传输给单片机。动态相位处理过程在MCU中完成,计算相邻两个最小公倍数周期中,落在线性区的相位差的变化,结合控制算法动态调整这个变化值在一个很小的范围内。利用相位差值的变化控制DAC的模拟电压值,这个电压值将作用于VCOCXO的压控端,从而调整反馈频率。在基于数字化线性比相法的锁相环系统搭建完成后,对系统进行了实验验证与误差分析。针对本系统设计了开环实验和闭环实验,开环实验又分为自校实验和被测源测试实验。自校实验的结果反映了本系统的最高精度,系统在秒级稳定度最高可以达到E-13量级;被测源测试实验反映了没有锁定时,压控晶振会随时间的推移存在一定的漂移,秒级稳定度在E-11量级。闭环实验中对锁定后的输出频率进行测量,在锁定后压控晶振的秒级稳定度进入了E-12量级,证明该系统对被锁定源的频率稳定度指标有一定改善作用。基于数字化线性比相法的锁相环系统对相位信息进行处理,通过负反馈环路完成对被测频率的锁定。在时钟信号为100MHz的情况下,可以锁定1MHz～10MHz、甚至低于1MHz的信号,有效的扩展了锁定频率的范围,最终的测试结果表明该锁相环对被控源的性能指标有改善作用。本设计说明了数字化线性比相法可以应用在频率锁定技术中,这对更高精度的远距离授时、频率改正器的设计等具有重要的意义。