论文部分内容阅读
随着集成电路设计能力和工艺水平的高速发展,使得系统芯片(SOC, System On Chip)的设计成为可能,SOC的出现极大地提高了产品的性能,然而随着其集成度和复杂度的不断提高,知识产权模块(IP, Intellectual Property)的重用技术显得尤为重要,它成功解决了集成规模和设计效率之间的矛盾,其中模拟IP作为其重要组成部分,直接影响系统芯片的性能,现有的SOC对模拟P的精度、功耗、面积等要求极高。然而随着工艺技术的发展,模拟器件受寄生效应和工艺波动的影响更加明显,使得已有的模拟IP已难以满足高精度系统芯片的要求。本文在纳米工艺下,针对信息安全系统芯片的特殊要求,对其模拟IP的进行研究与设计。论文首先介绍了IP的发展背景与研究现状,对不同IP的设计方法做了概括,并研究了模拟IP设计中常用到的关键模块,包括基准电压源和比较器,对其基本理论及常用结构进行了分析。基于SMIC 65 nm CMOS工艺,结合上述基本模块的理论基础,分别设计了高精度的电压检测IP和频率检测IP。论文设计的电压检测IP是基于低压带隙基准电压源结构,可用于0.9 V到3.3 V多电压范围的精确检测,且检测电压阈值可自定义配置。结合其电路模块设计作了详细分析,并对其完成了版图设计,版图面积为0.37×0.31 mm2。仿真结果表明,在温度为-40～100℃范围内,电压检测误差可保持在1%内,功耗为25μW。论文设计的频率检测IP是在传统的频率检测器的基础上,基于数字控制和模拟检测相结合的方式进行设计,实现了多频率检测,且多档频率报警阈值可自定义编程设置,具有高精度、低功耗、小尺寸等特点。论文完成了版图设计,其版图面积为0.19×0.11 mm2。仿真结果表明,频率检测偏差为±2%,功耗为67.3μμW,均满足设计要求。上述模拟IP已经被应用于一款专用信息安全SOC中,并正在进行流片。