随着科学技术的发展,频率合成器成为通信,雷达,电子侦察和对抗,精密测量仪器等的核心部件。现代电子技术的飞速发展对频率源提出了更高的要求。性能卓越的频率源均通过频率合成技术来实现。低相位噪声,高纯频谱和高速捷变使得频率合成器成为频率合成技术发展的主要趋势。小数分频(FNPLL)频率合成器则是近年来出现的一种新技术,它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低等优点。但是在实践中,国内目前的应用还比较少。本研究课题针对某型号跳频无线通信设备中的频率合成器进行技术改造。原频率合成器采用DDS+PLL混合式频率合成设计,电路结构复杂,成本较高。现拟采用小数分频式频率合成技术设计该频率合成器,发挥此技术的特点和优势,取代原频率合成器。本文先分别介绍了锁相环的基本原理、环路的线性性能分析和环路对各种噪声的过滤,对频率合成技术进行概述,然后介绍了各种锁相环频率合成器,其中重点介绍了小数分频频率合成技术的原理并对小数分频频率合成器的三种实现技术进行了探讨。之后提出了具体的系统的设计方案,并给出了锁相环路的具体设计方法,最后对实验结果进行分析。