随着社会不断向前发展，人类对计算速度和计算规模的需求不断提高。而单处理器计算机系统由于处理器运算性能受限于芯片速度极限和加工工艺极限，不可能无限提高。于是超大规模并行处理系统应运而生。但这也引入了一些在单处理器系统中没有出现的问题。在系统中出现的多机存储信息的一致性问题便是当今国际上研究的热门问题之一。 现在，计算机处理器性能提高的速度远高于存储器件性能的提高，而较长的存储访问延时大大限制了计算机性能的提高。为了缓和CPU与存储器之间的速度差距，在计算机系统的CPU与主存之间引入了cache。但在多处理器系统中，由于多个处理器可能对同一数据块进行读操作，当某个处理器对共享的数据块进行写操作时，其它处理器的cache中该数据块的副本将成为过时的数据。如果不及时地通知相应的处理器，将导致错误的运行结果。存储一致性协议就是用来在这种情况下保证程序运行正确性的。但一致性协议的使用也将占用系统资源，影响程序的运行速度。因此，一个高效的存储一致性协议必不可少。 在多处理器计算机系统中，cache一致性一直是一个重要的问题。虽然已有许多研究成果，但仍在远程访问延时、系统的通讯量、数据的假共享等问题的解决方面不尽人意。 本文首先对常用的cache一致性协议进行了分析，提出了一种在多处理器系统中减少远程访问延时的方式一在路由部件中加入存储部件一路由器cache。路由器cache在含数据的消息经过时根据情况在路由部件中留下数据的副本，当对相同数据的新请求经过时，路由器cache直接提供数据。路由器cache可以减少远程访问的响应时间，减少主存的目录开销。在路由器中加入存储部件必然提高了路由器的复杂度，增加了它的成本，但当今大规模集成电路生产工艺的迅速发展使设计、生产高复杂度的路由器成为可能。因此，可以考虑通过增加硬件的复杂度宋提高多处理器系统的性能。 本文接着描述了路由器cache的工作原理，对其的组织、在系统中的位置、应有的功能等方面进行了讨论，并设计了含有路由器cache的多处理器系统的cache一致性协议。 为了对采用路由器cache的多处理器系统的性能进行模拟，我们选择以美国Rice大学的RSIM共享主存多处理器系统模拟器为基础，对其进行适当修改，建立了用于模拟含路由器cache的多处理器系统的模拟器。 我们采用了七个标准应用程序在模拟器上运行以评估路由器cache的作用。我们还模拟了不同条件下路由器cache对系统性能的影响。模拟结果表明：在系统中结点数目较多时，采用路由器在多数情况下可以改进应用程序的执行速度。对于一些路由器cache命中率很低的应用程序，采用路由器cache后程序运行速度的降低也不十分明显。路由器cache还可以减少主存和结点总线的工作量，对于主存或结点总线为系统性能瓶颈的系统的作用就更明显一些。我们还根据模拟结果，对路由器cache的组织做了一些改进，既保持了性能，又减少了硬件开销。 总的来说，采用路由器cache是一种值得进一步深入研究的在多处理器系统中减少远程访问延时、提高系统性能的方式。