太赫兹波拥有众多优良的特点和巨大的应用价值,其在天文探测、大气遥感、材料科学、安全检测、生物医学、雷达系统、无线通信都有广阔的应用潜力。随着半导体技术和固态集成电路的发展,越来越多的研究者将目光投向了太赫兹固态技术,而单片集成是今后太赫兹固态电路发展的主要形式。平面肖特基势垒二极管具有器件寄生少、集成度高、可靠性好、可室温工作等优点,被广泛应用于太赫兹单片集成电路之中。然而,工作频率的升高和器件电路物理尺寸的缩小,给太赫兹单片集成电路带来了更大的技术难题和挑战。本文将影响太赫兹单片集成电路性能的关键问题划分为以下四个方面:第一,如何准确对二极管进行模型建立,并针对模型参数进行准确在片测量;第二,如何改善二极管频率和功率特性,包括减少寄生、提升效率、增加功率容量;第三,如何减少高频率下传输结构带来的损耗,实现太赫兹波的低损耗平面传输;第四,如何根据电路需求,提高电路设计的准确性、带宽和效率。围绕上述关键问题,本文针对基于肖特基势垒二极管的太赫兹单片集成技术,对肖特基二极管设计与实现、肖特基二极管提参与建模、新型肖特基二极管和太赫兹传输结构设计、太赫兹单片集成电路工艺开发和太赫兹单片集成电路设计方法改进等多个方面展开了系统研究,并通过多款太赫兹混频、倍频芯片电路对研究结果进行电路层级验证。主要研究内容包括:（1）太赫兹二极管在片测试提参方法研究。二极管仿真模型的准确性是影响太赫兹单片集成电路设计精度的一项关键因素。针对这一问题对太赫兹二极管S参数在片测试方法和去嵌结构设计进行了系统研究,提出了“两步六结构参数提取方法（TSPEM）”。此方法通过两种去嵌辅助结构对测试pad引入的寄生进行去除,再通过四种提参辅助结构对二极管参数,特别是二极管结电容Cj进行提取。以此方法提取的参数建立的仿真模型大幅去除了外围寄生的影响,更准确表征二极管本征变容特性,进而指导后续太赫兹单片集成电路的仿真。（2）高频二极管研究。针对如何减少二极管本征结电容和如何减少寄生耦合电容两个要素展开系统研究,提出了一种“T”型肖特基接触无衬底薄膜二极管。“T”型肖特基接触可实现最小直径为0.2μm的阳极接触,对应的最小零偏结电容可达到0.15 f F。无衬底薄膜单台面结构消除了二极管衬底耦合,并通过去除阳极台面和高长宽比金属指进一步降低焊盘间耦合电容Cpp,对应耦合电容Cpp最小可达到0.13 f F。“T”型肖特基接触无衬底薄膜二极管大幅降低了器件的高频寄生和结电容,为太赫兹二极管的高频电路应用提供了宝贵的技术支撑。（3）高效高功率二极管研究。如何提高二极管的倍频效率是太赫兹倍频技术的研究方向。通过对半导体内部电荷分布规律进行系统研究,提出了一种倒梯形外延截面肖特基二极管。倒梯形外延截面肖特基二极管消除了耗尽层边缘效应,结电容的变容比增加了约15%,基于此结构的倍频器倍频效率提升可约15%。同时如何实现大功率输出也一直是太赫兹倍频技术的重要研究方向,通过对二极管物理结构进行改进,提出并实现了双路交指型肖特基二极管。双路交指型肖特基二极管通过引入两侧辅助台面,在相同长度下实现了相比传统结构四倍管芯数量,基于此结构的倍频器可将最大输出功率提高300%以上。（4）高分子薄膜传输结构研究。针对太赫兹信号在平面传输结构中的传输损耗随频率升高愈发明显的问题,提出并实现了一种高分子薄膜传输结构。此结构采用器件钝化处理过程中的low-k高分子薄膜作为电路基片,完全去除了高介电常数的半导体衬底的影响。同时高分子薄膜传输结构更不容易产生高次模,且可获得更大的传输结构特征阻抗动态范围。相比于Ga As基片传输结构可以减小约50%的传输损耗;特征阻抗变化范围提升50%-100%。（5）太赫兹电路设计方法研究。针对单片集成电路中器件可根据电路需求进行改变的优势,提出了器件电路一体化设计方法（DCIDM）。此方法将器件结构设计和本征参数设计引入电路设计过程中,提升了设计灵活度和优化空间,降低了二极管的匹配难度,提高了电路收敛性、稳定性和通用性。同时针对宽带倍频器阻抗匹配的需求,提出了基于阻抗函数的谐波阻抗优化方法（FHIOM）。此方法在快速获取倍频器的最佳输入输出嵌入阻抗的同时,创新性地通过公式估算匹配结构的阻抗,加强了阻抗优化与匹配结构实现之间的联系,使匹配结构更易实现更宽的匹配带宽。这两种方法为高效宽带太赫兹单片集成电路设计提供了设计保障。（6）太赫兹单片集成技术研究。针对太赫兹电路的流片实现,建立了一套基于不同材料体系下的二极管和电路结构设计加工平台。通过器件设计和实现、器件提参建模、电路设计和实现这一条全局设计流程,实现电路性能最大程度的优化。基于此流程设计了0.1-110 GHz宽带混频芯片、0.75-1.1 THz单片集成混频电路、280-295 GHz单片集成三倍频电路等太赫兹单片集成电路,为今后太赫兹单片集成电路的设计和实现积累了宝贵的经验。