4H碳化硅（4H-SiC）作为一种宽禁带半导体材料,因具有高热导率、高电子饱和速率、高临界电场等优秀的物理和电气特性,使得4H-SiC成为高温、高频、大功率电力电子器件领域最有潜力的半导体材料。目前,垂直型双注入MOSFET（VDMOSFET）是功率MOSFET的一种主流结构。由于低导通电阻和单极器件没有少子存储效应,基于4H-SiC的VDMOSFETs是代替Si基双极型功率器件的最佳选择。但是由于 VDMOSFETs 具有 JFET（Junction Field-Effect Transistor）区域,导致4H-SiC VDMOSFETs的导通电阻比较大。本文围绕4H-SiC VDMOSFETs的设计模拟与优化展开研究工作,通过优化JFET区降低器件的导通电阻,提高品质因子,具体的研究内容和成果如下:（1）提出了一种通过计算机辅助来计算最优漂移层设计参数的方法:将器件的击穿电压和漂移层电阻抽象为漂移层厚度和掺杂浓度的函数,在满足期望的击穿电压的前提下,通过数值计算找出漂移层电阻最小的厚度和掺杂浓度的组合。对阻断电压为1700 V的4H-SiC VDMOSFETs,使用此方法得到漂移层的最优设计为11 μm厚,掺杂浓度为9×1015 cm-3。然后利用Silvaco ATLAS详细地研究了P阱浓度和结深、JFET区浓度和宽度、氧化层厚度和SiC/SiO2界面电荷等器件的设计参数对器件性能的影响。通过对比器件品质因子FoM,确定了不掺杂JFET的元胞和均匀掺杂JFET的元胞的最佳设计参数。（2）提出一种具有较低特征电阻的4H-SiC VDMOSFETs优化结构,即在常规VDMOSFETs结构JFET两边插入两个N型的高掺区域。这两个高掺杂区域可以抑制JFET区中耗尽层的拓展,并向JFET区的轻掺区域注入电子,这有利于降低特征电阻。当器件工作在反向阻断状态时,由于漏极电压远比导通状态时的高,耗尽层仍能拓展夹断JFET区域以对栅极氧化层提供很好的保护。本文通过数值仿真充分、细致地对比了不掺杂JFET的器件元胞、均匀掺杂JFET的器件元胞和优化JFET后的器件元胞的性能,并且研究了 JFET中高掺的N型区宽度和浓度对器件性能的影响。数值仿真结果表明,JFET区中高掺的N型区不仅能在导通状态下有效抑制耗尽层在JFET区中的拓展,在阻断状态下也能对栅极氧化层提供很好的保护效果。优化后的器件结构在保持1700 V阻断电压的条件下,特征电阻降低了 18%,器件品质因子提高了 22%。