论文部分内容阅读
在现代集成电路工业中调查显示,大约有37%的IC(Integrated Circuit)芯片失效与ESD/EOS (Electro-StaticDischarge/Electricity Over Stress)有关,随着电路的集成度增加、栅氧厚度减薄、更高的工作频率,电子元器件技术的发展,静电对元器件的影响也越来越敏感。随着IC芯片尺寸的持续缩小,ESD问题表现得也更加突出,ESD已经成为高集成度IC芯片中需要重视并着力解决的一个重要问题。因此,为了获得性能更好,可靠性更高的IC芯片,对ESD开展深入的研究并且找到解决方法十分必要。产品研发是以成本最小化、利润的最大化为基本出发点,所以ESD的设计通常都是采用简单的GGNMOS的保护,并没有考虑用电路级保护或者是二级保护。原因在于电路级保护或是二级保护耗费面积且增加成本,因此ESD的问题很难得到有效的解决。随着市场的变化和应用要求的提高,在不增加成本的条件下解决ESD问题,面临越来越大的挑战。论文选择IC产品高效实用ESD设计研究,有比较重要的现实意义。论文以ESD保护器件作为研究对象,从静电的基本模型出发,阐述了各种模型的定义与标准。其中以工业中最常用的人体模型(HBM-Human Body Model)为主要的测量ESD能力的标准。本论文给出了改进了实际产品中钳位电路的ESD保护方案,即由原来的GGNMOS (Gate Gnd NMOS)保护方案改进为GRNMOS (Gate Resistance NMOS)保护方案,通过分析钳位电路的特点及工作原理,钳位控制电路开启前泄放静电电流,通过降低ESD保护器件的触发电压可以保护钳位电路的钳位管,通过实验找到合适的触发电压Vtr。最终产品由原来HBM测试不到500V,通过使用GRNMOS保护方案使其ESD能力提高到4000V。实验结果表明：通过TLP测试及HBM(4KV)测试模式下,改进设计的ESD性能明显提升并均能达到目标要求,而且在成本方面并没有增加额外的费用