2007年将是全球3G产业迅猛发展的一年,年初全球3G用户已经超过1.5亿,其中WCDMA用户已经超过1亿,CDMA2000用户5000万。作为我国自主研发的3G无线通信系统TD-SCDMA也加快了其发展进度,并已经完成其在室外覆盖的测试,将转入室内覆盖的测试。同时作为基站延伸的直放站也需要大力地发展。但是TD-SCDMA系统是一个时钟同步系统,其对同步有严格的要求,这对3G直放站提出了更高的要求。TD-SCDMA系统采用的是同步CDMA,其上行链路各终端信号在基站解调器完全同步。为实现同步CDMA,我们必须解决下行链路同步的检测、建立和保持等主要问题。在同步CDMA系统中,同步的检测是用软件,通过求相关的方式获得的。传统的相关算法不仅需要时间长、功耗高,而且实现的复杂度高。本文通过功率比检测的非相关算法来实现TD-SCDMA系统的下行预同步,配合后续相关计算,能够简单快速的实现下行同步,通过Matlab仿真验证了算法的正确性。然后通过硬件描述语言Verilog HDL在FPGA上进行了实现,验证了其实际可行性。