AFDX是新一代飞机采用的航空电子信息传送系统。本文基于AFDX标准,搭建了一个基于FPGA的AFDX端系统开发平台。为简化硬件设计,AFDX端系统开发平台采用以Xilinx Virtex-4 FX12 FPGA为核心的SOPC。该FPGA包含了一个PowerPC 405处理器硬核和两个全双工以太网MAC硬核。PowerPC 405完成片内计算功能,双MAC实现AFDX冗余互联。航电接口方面采用CPCI接口与航电子系统实现互联。考虑到实现的方便性和灵活性,实现AFDX协议时,将AFDX特有的链路层和其他层分离。AFDX链路层部分采用自行设计的软IP核方式实现,完成接收过程中完整性检查、冗余管理,以及发送过程中流量调整、冗余管理等功能。考虑到端系统会根据实际需要采用不同调度算法,为便于将本IP核复用到其他设计方案,采用调度模块与IP核分离的设计。调度器由软件实现,调度算法在加权公平队列算法的基础上加入对帧发送时间的考虑,兼顾优先级、长度、帧间间隔、抖动多方面要求,对发送顺序进行调度。