数字信号处理系统广泛应用在生产生活的各个方面，而作为其中重要组成部分的数字滤波器更是成为了研究的焦点。FIR滤波器具有稳定、线性相位、设计灵活等优点，因而得到了更加频繁的使用。现代数字信号处理系统对实时性、灵活性要求越来越高，软件方式一般无法满足实时性需求，硬件中FPGA的实现方法有着和DSP同样的灵活性和与ASIC接近的实时性，所以基于FPGA的数字信号处理系统设计正得以重视并广泛研究。滤波器可以以不同的结构和算法实现，不同结构的所占用的硬件资源和性能有所差异。以往的研究主要集中在串行结构和并行结构，串行结构虽然占用硬件较少，但是处理速度慢；并行结构保证了速度的需求，但会造成硬件的过度消耗，而芯片资源是有限的。数字串行可以在满足设计需要的速度要求下，合理的减少硬件的占用，达到速度和面积之间的平衡，提高了实现效率。本课题首先设计了数字串行结构的加法器、乘法器，它们是数字滤波器的基本构成单元。并与传统结构的算术单元进行了性能比较，结果显示数字串行结构的算术单元实现更加有效率。并且建立了性能模型，制作了硬宏，以后的设计中可以直接计算和调用。对FIR滤波器的结构和线性相位特性进行了研究，设计了数字串行结构的滤波器。与串行结构和并行结构的滤波器性能比较，结果表明，在适中的字长单元时，数字串行结构的FIR滤波器综合性能优于串行和并行结构的滤波器，说明数字串行结构是有效的。为了提高系统的吞吐率，还在其中加入了流水线设计。正则有符号数编码CSD可以简化乘法器的复杂度，提高了滤波器时钟频率，可以使滤波器应用在高速领域如视频转换系统中。文中对一个七阶CSD编码的FIR滤波器进行数字串行结构的设计，并与它的串行结构、分布式算法结构的性能进行比较，可以看到，处理速度上数字串行结构比串行和分布式结构分别快23%和49%，面积速度之积分别小11%和32%，说明数字串行结构在CSD编码的滤波器中是有效的。