论文部分内容阅读
IMMU (Instruction Memory Management Unit)指令存储管理单元,是微处理器的一个重要组成部分。其作用在于完成从虚拟地址(virtual address)到物理地址(phusical address)的转换,对存储空间进行分配,对存储信息进行保护,从而保证操作系统的有效运行。随着大数据时代的到来,高通量计算系统越来越受到相关研究人员的关注。在这样的背景下,作为微处理器的重要组成部分,IMMU需要不断提高其有效操作的速度,减少器件运行中的功耗,同时,在保证IMMU性能的前提下,减少器件面积。针对以上问题,笔者对RISC(Reduced Instruction Set Computing)架构下处理器中的IMMU进行了相关研究,主要工作安排如下：1.分析RISC架构下,IMMU的设计原理、存储管理机制及快速地址访问技术。针对IMMU设计的特点及存在的问题,同时,借鉴市场表现出色的处理器产品,完成对IMMU的方案设计。该IMMU支持多线程和流水级操作,其重要的组成部件包括ITLB(Instrution Translation Lookaside Buffer)和Hardware Translation Table Walk。这样的设计架构,能够有效地减少IMMU运行功耗,同时,提高器件完成有效操作的速度；2. IMMU器件的工程设计与实现。在ITLB设计中,对SRAM的设计方案进行了改进,提高了ITLB器件的读写速度；Hardware Translation Table Walk采用硬件电路方式实现,支持不同粒度的地址访问。器件内部建立了完善的控制系统有效地避免了器件运行中的冲突问题,借助改进型的轮询机制设计方法,设计出IMMU与其他器件之间的通信接口电路,在提高微处理器各器件之间的协调能力的前提下提升了IMMU的整体性能；3. IMMU器件的仿真与验证。一方面,利用synopsys设计软件对IMMU器件进行寄存器传输级和网表级的逻辑验证；另一方面,利用Xilinx XC7K325T FPGA芯片,进行FPGA原型验证；4. IMMU器件的性能评估。针对IMMU器件的工作频率、面积和功耗等重要问题,分别从时序、面积和功耗三个角度,完成对设计器件性能的评估；本课题中,在65nm制造工艺下,IMMU器件能够达到800MHz,与相同工艺水平的处理器芯片相比,该设计综合面积占芯片总面积的0.75%,功耗占芯片总功耗的3.33%,结果比较可观。因此,本课题研究工作对IMMU的设计工作具有很好的现实指导意义。