人工智能作为一门前沿交叉学科,其形成和发展已经有了数十年的历史,机器学习作为人工智能最重要的分支之一,也越来得到了学术界和工业界的重视和发展。深度学习是机器学习的重要组成部分,在模式识别、图片压缩、信息检索等领域发挥着越来越重要的作用。而深度神经网络作为其中关键的算法支撑,其复杂度与日俱增,算力已经成为制约人工智能发展的重要因素。使用可重构计算对神经网络进行硬件加速,能够支持多种神经网络完成训练及推理运算,已成为当下解决算力不足问题的重要方式之一。本论文围绕神经网络中一种以自编码器为基础的堆栈式自编码（Stacked AutoEncoder,SAE）算法展开研究,包括算法的推理、训练过程,阐述了该算法的优势以及应用场景。结合可重构计算以及堆栈式自编码算法,本文完成了如下三方面工作:第一,探究了 SAE算法的SIMD架构和类脉动阵列架构模型两种设计方案,并采用SystemC语言建立周期精确系统模型仿真。通过对两种不同架构的建模结果比较,得出结论:在单样本或是多样本同时推理的情况下,类脉动阵列架构的加速效果都明显优于SIMD架构。第二,采用可重构类脉动阵列,阵列中含有32×32个机器学习处理单元（Machine Learning Unit,MLU）,每个处理单元中可重构出计数、加法、乘法、乘累加、累加五种计算方式,可以支持卷积神经网络（Convolutional Neural Networks,CNN）、长短期记忆网络（Long Short-Term Memory,LSTM）、SAE 等人工智能算法。第三,采用类脉动阵列架构完成SAE算法的硬件实现。设计完成了数据存储模块、控制模块、地址生成模块、数据划分模块、存储控制模块。在类脉动阵列作为硬件架构的基础上,可以同时实现算法推理的流水运算,单个样本的多路并行计算以及多样本的同步计算。此外,通过乒乓操作可以实现部分计算时间和访存时间的掩盖。基于Xillinx公司UltraScale XCVU440开发板验证了硬件实现功能正确性。通过与参考文献[56]中的计算结果对比,在所耗资源更少的情况下,本论文的实现方案推理运算速度提升至少3倍。此外,本论文提出的SAE设计方案还具有良好的可扩展、可裁剪性,对同类型算法的硬件加速设计有较好的参考价值和指导意义。