论文部分内容阅读
sigma-delta ADC由于采用了过采样技术和噪声整形技术,能够达到很高的精度,广泛应用于数字音频、综合业务数字网、数字电话等领域。近年来,随着便携式产品和数字通信的发展,对宽带高精度低功耗ADC的需求越来越多。对于此类应用,调制器的过采样率不能太高,可以采用多位量化技术提高ADC的精度。采用多位量化器的sigma-delta调制器的DAC反馈回路也是多位的,多位DAC会引入非线性误差,必须通过数字校正技术对其进行优化。目前,最流行的数字校正技术是动态元件匹配(Dynamic Element Matching,DEM)技术。最常用的DEM技术有单级平均技术(Individual Level Averaging,ILA)、随机化技术(Randomization)、数据权重平均(Data Weighted Averaging,DWA)算法等。其中,DWA算法是性能最好、实现最简单的DEM技术。本文对应用于sigma-delta ADC的DWA算法进行了系统的研究与设计,所取得的主要成果为:1.通过MATLAB软件建模仿真,结果显示使用DWA算法的二阶三位调制器比使用常规温度计码的二阶三位调制器的SNDR提高了20.5dB;使用DWA算法的二阶三位调制器比二阶一位调制器的SNDR提高了8.4dB。证明了DWA算法能对DAC的失配噪声一阶整形,很好的抑制了信号带宽内的谐波分量,从而提高调制器精度;证明了使用DWA算法优化的三位调制器比一位调制器更有优越性。2.用数字Verilog HDL代码设计了DWA算法电路,通过Modelsim仿真验证代码功能正确。系统地研究了使用TCL脚本做逻辑综合的几个基本流程,使用Design Compiler将RTL级的代码综合成门级网表,综合过程全部采用TCL脚本自动实现。综合后得到的门级DWA算法电路满足设计约束,电路总面积仅为467032?m。3.使用Soc Encounter对基于TSMC 0.18?m工艺的DWA算法电路做后端物理设计。在Powerplan阶段加入power ring和power stripes对芯片稳定供电。布局完成后,做Trial Route以快速评估Floorplan和布局的质量。时钟树综合后,对时钟线做双倍间距和加屏蔽线处理以减小串扰的影响。在布线阶段考虑串扰和天线效应的影响,并研究了修复串扰和天线效应的方法,完成最终布线后,设计通过了时序、串扰和天线效应检查。电路的工作频率为50MHz,在1.62V的工作电压下总功耗为4.76mW。