论文部分内容阅读
随着集成电路的不断发展,其重要组成元件——金属氧化物半导体场效应晶体管（Metal Oxide Semiconductor Field Effect Transistor,MOSFET）的特征尺寸已进入亚20纳米时代。晶体管的微缩化进程面临着日益增多且极其复杂的器件物理和工艺技术问题。当器件尺寸进入深纳米以后,短沟道效应尤为突出,严重影响了器件的性能和应用。因此,为了使得晶体管的特征尺寸能够按照摩尔定律等比例缩小,满足下一代性能要求的纳米级MOSFET器件结构的研究显得尤为重要。MOSFET属于电场控制型电子器件,器件内部的电场控制着载流子输运。为此,本文以高性能纳米MOSFET的新结构为研究课题,针对纳米级器件中存在的栅极对沟道的控制能力减弱的问题,在三种电场调制技术（栅工程、沟道工程和侧墙工程）理论的指导下,通过对开启状态和关断状态下器件有效沟道长度的进一步调制,改善栅极控制能力,抑制了短沟道效应,同时提高器件的驱动电流,降低其泄漏电流,获得了几种具有高开关电流比的新型纳米级MOSFET结构,为今后纳米级器件的微缩化进程提供理论指导。首先,根据泊松方程和栅工程理论边界条件,得出了应用栅工程技术的纳米MOSFET器件内部的电场分布模型和电流模型。基于该理论模型在双栅无结晶体管（Dual Gate Junctionless Transistor,DGJLT）结构的基础上提出一种新型双材料控制栅（Dual Material Control Gate,DMCG）DGJLT器件。通过在栅极中间采用较高功函数的金属电极,两侧采用较低功函数的金属电极,调制其在开启状态和关断状态下的有效沟道长度,达到同时提高器件的导通驱动电流ION,降低器件的截止泄漏电流IOFF的目的,获得了较高的开关电流比ION/IOFF和较快的开关转换速度。并且靠近漏区的栅极充当了屏蔽栅的作用,极大地降低了漏端电压对沟道的影响,抑制了短沟道效应,为器件尺寸继续缩小提供了一定的设计思路。其次,根据泊松方程和沟道工程理论边界条件,得出了应用沟道工程技术的纳米MOSFET器件内部的电场分布模型和阈值电压模型。针对JLT器件本身存在的驱动电流较低和灵敏度较高的性能缺陷,在沟道工程理论模型的指导下提出了一种新型渐进沟道双栅场效应晶体管（Graded Channel Double Gate Field Effect Transistor,GC-DGFET）结构,基于电荷等离子体概念,通过在沟道区内部引入载流子浓度梯度,进一步降低漏极附近的峰值电场,抑制了短沟道效应,同时沟道内部产生一个附加的峰值电场,提高了电流驱动能力。GC-DGFET结构应用电荷等离子体技术,在沟道内实现静电掺杂,取代了传统的化学掺杂,改善了灵敏度特性和单粒子辐射效应,进一步拓展了该器件的应用范围。最后,在GC-DGFET器件结构的基础上引入具有高介电常数（high-κ）材料的侧墙。其中,纯high-κ侧墙结构具有单一的侧墙材料;而双κ侧墙结构中,根据侧墙的对称性和high-κ材料的位置,可分为SymD-κ,AsymD-κS和AsymD-κD GC-DGFET三种器件结构。基于侧墙工程理论,开启和关断状态下通过侧墙的边缘电场线的方向发生了改变。边缘电场对器件的这种调制作用导致开启状态下源区附近的电子势垒高度下降,驱动电流提高,同时关断状态下有效沟道长度增加,泄漏电流降低,进一步提高器件的开关电流比和开关转换速度。虽然双κ侧墙结构器件表现出较大的寄生边缘电容,但是优化后的SymD-κ和AsymD-κS结构显示出更好的电路延迟性能,未来可应用于逻辑数字电路领域。