本文研究了Turbo码编译码理论，结合IMT-2000中W-CDMA标准进行编码器IP核设计，然后验证其在硬件环境(下载到FPGA)中能否正常工作，即对其进行FPGA验证，FPGA验证与软件仿真相比，有了真正的硬件环境，更容易验证整体功能、发现软件仿真时难以发现的设计错误。本文对基于Nios处理器(软核)的SOPC系统的设计进行了探讨，详细论述了在NiosⅡ开发板的FPGA芯片上利用NiosⅡCPU(软核)搭建嵌入式系统的设计方法。利用此方法，把要验证的IP核及其它辅助模块组建到设计的嵌入式系统中，且一起下载到FPGA芯片中，再结合PC机，构成整个验证系统。设计中采用QuartusⅡ开发工具，使用VerilogHDL语言编写各个子模块，在StratixEP1S40系列FPGA芯片上实现了具有高速性、可变码率的编码器IP核，可以用于第三代移动通信系统。